Analysis & Synthesis report for atari800core
Sat Jul  4 15:25:03 2015
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Analysis & Synthesis Default Parameter Settings
  5. Parallel Compilation
  6. Analysis & Synthesis Source Files Read
  7. Analysis & Synthesis Resource Usage Summary
  8. Analysis & Synthesis Resource Utilization by Entity
  9. Analysis & Synthesis RAM Summary
 10. Analysis & Synthesis DSP Block Usage Summary
 11. Analysis & Synthesis IP Cores Summary
 12. State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[3]
 13. State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[2]
 14. State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[1]
 15. State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0]
 16. State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn
 17. State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state
 18. State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3]
 19. State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2]
 20. State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1]
 21. State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0]
 22. State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded
 23. State Machine - |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle
 24. State Machine - |atari800core_mist|sd_card:my_sd_card|write_state
 25. State Machine - |atari800core_mist|sd_card:my_sd_card|read_state
 26. Registers Protected by Synthesis
 27. Logic Cells Representing Combinational Loops
 28. Registers Removed During Synthesis
 29. Removed Registers Triggering Further Register Optimizations
 30. General Register Statistics
 31. Inverted Register Statistics
 32. Physical Synthesis Netlist Optimizations
 33. Registers Packed Into Inferred Megafunctions
 34. Multiplexer Restructuring Statistics (Restructuring Performed)
 35. Source assignments for user_io:my_user_io
 36. Source assignments for sd_card:my_sd_card
 37. Source assignments for zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0|altsyncram_af71:auto_generated
 38. Source assignments for zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated
 39. Source assignments for zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated
 40. Source assignments for zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated
 41. Source assignments for zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated
 42. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0|altsyncram_hf41:auto_generated
 43. Source assignments for scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0|altsyncram_0h81:auto_generated
 44. Source assignments for scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0|altsyncram_0h81:auto_generated
 45. Source assignments for sd_card:my_sd_card|altsyncram:buffer_rtl_0|altsyncram_t1d1:auto_generated
 46. Source assignments for sd_card:my_sd_card|altsyncram:cid_rtl_0|altsyncram_huc1:auto_generated
 47. Source assignments for sd_card:my_sd_card|altsyncram:csd_rtl_0|altsyncram_huc1:auto_generated
 48. Source assignments for scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_lnm:auto_generated|altsyncram_v6b1:altsyncram2
 49. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_amm:auto_generated|altsyncram_74b1:altsyncram2
 50. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_4mm:auto_generated|altsyncram_p3b1:altsyncram2
 51. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_l7n:auto_generated|altsyncram_r3b1:altsyncram2
 52. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_h7n:auto_generated|altsyncram_h3b1:altsyncram2
 53. Parameter Settings for User Entity Instance: Top-level Entity: |atari800core_mist
 54. Parameter Settings for User Entity Instance: user_io:my_user_io
 55. Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1
 56. Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div
 57. Parameter Settings for User Entity Instance: pll_ntsc:\gen_ntsc_pll:mist_pll|altpll:altpll_component
 58. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1
 59. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0
 60. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div
 61. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div
 62. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1
 63. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div
 64. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div
 65. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2
 66. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div
 67. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div
 68. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3
 69. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div
 70. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div
 71. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|internalromram:internalromram1
 72. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl
 73. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables
 74. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div
 75. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase
 76. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter
 77. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1
 78. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan
 79. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list
 80. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer
 81. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count
 82. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count
 83. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay
 84. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1
 85. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1
 86. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay
 87. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay
 88. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1
 89. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay
 90. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|complete_address_decoder:decode_addr1
 91. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0
 92. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay
 93. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1
 94. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay
 95. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2
 96. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay
 97. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3
 98. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay
 99. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:stimer_delay
100. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div
101. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div
102. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay
103. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|complete_address_decoder:decode_addr1
104. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1
105. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram
106. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1
107. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0
108. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay
109. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1
110. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay
111. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2
112. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay
113. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3
114. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay
115. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:stimer_delay
116. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div
117. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div
118. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay
119. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|complete_address_decoder:decode_addr1
120. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos
121. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay
122. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay
123. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay
124. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay
125. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay
126. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay
127. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay
128. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay
129. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay
130. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay
131. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay
132. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay
133. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay
134. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay
135. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay
136. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay
137. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay
138. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay
139. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay
140. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay
141. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay
142. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay
143. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay
144. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay
145. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay
146. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay
147. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay
148. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay
149. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror
150. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror|complete_address_decoder:complete_address_decoder1
151. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror
152. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror|complete_address_decoder:complete_address_decoder1
153. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror
154. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror|complete_address_decoder:complete_address_decoder1
155. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror
156. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror|complete_address_decoder:complete_address_decoder1
157. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:\gen_covox_on:covox1|complete_address_decoder:complete_address_decoder1
158. Parameter Settings for User Entity Instance: sdram_statemachine:sdram_adaptor
159. Parameter Settings for User Entity Instance: scandoubler:scandoubler1
160. Parameter Settings for User Entity Instance: scandoubler:scandoubler1|delay_line:hsync_delay
161. Parameter Settings for User Entity Instance: zpucore:zpu
162. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu
163. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs
164. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr
165. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device
166. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1
167. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|complete_address_decoder:decode_addr1
168. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0
169. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay
170. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1
171. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay
172. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2
173. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay
174. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3
175. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay
176. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|delay_line:stimer_delay
177. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_64_div
178. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_15_div
179. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|delay_line:serout_clock_delay
180. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|complete_address_decoder:decode_addr1
181. Parameter Settings for User Entity Instance: zpucore:zpu|complete_address_decoder:decode_addr1
182. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24
183. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16
184. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8
185. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0
186. Parameter Settings for User Entity Instance: enable_divider:enable_179_clock_div_zpu_pokey
187. Parameter Settings for Inferred Entity Instance: zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0
188. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0
189. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0
190. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0
191. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0
192. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0
193. Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0
194. Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0
195. Parameter Settings for Inferred Entity Instance: sd_card:my_sd_card|altsyncram:buffer_rtl_0
196. Parameter Settings for Inferred Entity Instance: sd_card:my_sd_card|altsyncram:cid_rtl_0
197. Parameter Settings for Inferred Entity Instance: sd_card:my_sd_card|altsyncram:csd_rtl_0
198. Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0
199. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0
200. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0
201. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0
202. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0
203. Parameter Settings for Inferred Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0
204. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0
205. altpll Parameter Settings by Entity Instance
206. altsyncram Parameter Settings by Entity Instance
207. altshift_taps Parameter Settings by Entity Instance
208. lpm_mult Parameter Settings by Entity Instance
209. Port Connectivity Checks: "enable_divider:enable_179_clock_div_zpu_pokey"
210. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|complete_address_decoder:decode_addr1"
211. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1"
212. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1"
213. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device"
214. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs"
215. Port Connectivity Checks: "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu"
216. Port Connectivity Checks: "zpucore:zpu"
217. Port Connectivity Checks: "scandoubler:scandoubler1|gtia_palette:palette4"
218. Port Connectivity Checks: "scandoubler:scandoubler1|delay_line:hsync_delay"
219. Port Connectivity Checks: "scandoubler:scandoubler1"
220. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay"
221. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay"
222. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay"
223. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay"
224. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay"
225. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay"
226. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay"
227. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay"
228. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay"
229. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay"
230. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay"
231. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay"
232. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay"
233. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay"
234. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay"
235. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay"
236. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay"
237. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay"
238. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay"
239. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay"
240. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay"
241. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay"
242. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay"
243. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay"
244. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay"
245. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3"
246. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2"
247. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1"
248. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0"
249. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay"
250. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay"
251. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay"
252. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos"
253. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1"
254. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1"
255. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer"
256. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart"
257. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:stimer_delay"
258. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|complete_address_decoder:decode_addr1"
259. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2"
260. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult"
261. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay"
262. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1"
263. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay"
264. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay"
265. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1"
266. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay"
267. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count"
268. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer"
269. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1"
270. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter"
271. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase"
272. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div"
273. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl"
274. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3"
275. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2"
276. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1"
277. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div"
278. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0"
279. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1"
280. Port Connectivity Checks: "hq_dac:dac_right"
281. Port Connectivity Checks: "hq_dac:dac_left"
282. Port Connectivity Checks: "ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div"
283. Port Connectivity Checks: "ps2_to_atari800:keyboard_map1"
284. Port Connectivity Checks: "sd_card:my_sd_card"
285. Port Connectivity Checks: "user_io:my_user_io"
286. Elapsed Time Per Partition
287. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sat Jul  4 15:25:02 2015           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; atari800core                                    ;
; Top-level Entity Name              ; atari800core_mist                               ;
; Family                             ; Cyclone III                                     ;
; Total logic elements               ; 12,505                                          ;
;     Total combinational functions  ; 9,974                                           ;
;     Dedicated logic registers      ; 5,660                                           ;
; Total registers                    ; 5660                                            ;
; Total pins                         ; 73                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 199,380                                         ;
; Embedded Multiplier 9-bit elements ; 8                                               ;
; Total PLLs                         ; 1                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP3C25E144C8       ;                    ;
; Top-level entity name                                                      ; atari800core_mist  ; atari800core       ;
; Family name                                                                ; Cyclone III        ; Cyclone IV GX      ;
; Use smart compilation                                                      ; On                 ; Off                ;
; Power-Up Don't Care                                                        ; Off                ; On                 ;
; Timing-Driven Synthesis                                                    ; Off                ; On                 ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------+
; Analysis & Synthesis Default Parameter Settings ;
+----------------+--------------------------------+
; Name           ; Setting                        ;
+----------------+--------------------------------+
; COMPOSITE_SYNC ; 0                              ;
; SCANDOUBLE     ; 1                              ;
; TV             ; 0                              ;
; VIDEO          ; 2                              ;
+----------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                ;
+-------------------------------------------------+-----------------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path                ; Used in Netlist ; File Type                                             ; File Name with Absolute Path                                                                                    ; Library ;
+-------------------------------------------------+-----------------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+---------+
; zpu_rom.vhdl                                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/zpu_rom.vhdl                                    ;         ;
; atari800core_mist.vhd                           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/atari800core_mist.vhd                           ;         ;
; user_io.v                                       ; yes             ; User Verilog HDL File                                 ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/user_io.v                                       ;         ;
; sd_card.v                                       ; yes             ; User Verilog HDL File                                 ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/sd_card.v                                       ;         ;
; pll_pal_pre.vhd                                 ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/pll_pal_pre.vhd                                 ;         ;
; pll_pal_post.vhd                                ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/pll_pal_post.vhd                                ;         ;
; pll_ntsc.vhd                                    ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/pll_ntsc.vhd                                    ;         ;
; common/a8core/atari800core.vhd                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/atari800core.vhd                  ;         ;
; common/a8core/atari800core_simple_sdram.vhd     ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/atari800core_simple_sdram.vhd     ;         ;
; common/a8core/cart_logic.vhd                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/cart_logic.vhd                    ;         ;
; common/a8core/covox.vhd                         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/covox.vhd                         ;         ;
; common/a8core/cpu.vhd                           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/cpu.vhd                           ;         ;
; common/a8core/cpu_65xx_a.vhd                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/cpu_65xx_a.vhd                    ;         ;
; common/a8core/cpu_65xx_e.vhd                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/cpu_65xx_e.vhd                    ;         ;
; common/a8core/freezer_logic.vhd                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/freezer_logic.vhd                 ;         ;
; common/a8core/internalromram.vhd                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/internalromram.vhd                ;         ;
; common/a8core/address_decoder.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/address_decoder.vhdl              ;         ;
; common/a8core/antic.vhdl                        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/antic.vhdl                        ;         ;
; common/a8core/antic_counter.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/antic_counter.vhdl                ;         ;
; common/a8core/antic_dma_clock.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/antic_dma_clock.vhdl              ;         ;
; common/a8core/basic.vhdl                        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/basic.vhdl                        ;         ;
; common/a8core/enable_divider.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/enable_divider.vhdl               ;         ;
; common/a8core/gtia.vhdl                         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/gtia.vhdl                         ;         ;
; common/a8core/gtia_palette.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/gtia_palette.vhdl                 ;         ;
; common/a8core/gtia_player.vhdl                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/gtia_player.vhdl                  ;         ;
; common/a8core/gtia_priority.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/gtia_priority.vhdl                ;         ;
; common/a8core/irq_glue.vhdl                     ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/irq_glue.vhdl                     ;         ;
; common/a8core/os16.vhdl                         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/os16.vhdl                         ;         ;
; common/a8core/os16_loop.vhdl                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/os16_loop.vhdl                    ;         ;
; common/a8core/os2.vhdl                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/os2.vhdl                          ;         ;
; common/a8core/os8.vhdl                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/os8.vhdl                          ;         ;
; common/a8core/os_5200.vhdl                      ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/os_5200.vhdl                      ;         ;
; common/a8core/pia.vhdl                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/pia.vhdl                          ;         ;
; common/a8core/pokey.vhdl                        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/pokey.vhdl                        ;         ;
; common/a8core/pokey_countdown_timer.vhdl        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/pokey_countdown_timer.vhdl        ;         ;
; common/a8core/pokey_keyboard_scanner.vhdl       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/pokey_keyboard_scanner.vhdl       ;         ;
; common/a8core/pokey_mixer.vhdl                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/pokey_mixer.vhdl                  ;         ;
; common/a8core/pokey_mixer_mux.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/pokey_mixer_mux.vhdl              ;         ;
; common/a8core/pokey_noise_filter.vhdl           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/pokey_noise_filter.vhdl           ;         ;
; common/a8core/pokey_poly_17_9.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/pokey_poly_17_9.vhdl              ;         ;
; common/a8core/pokey_poly_4.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/pokey_poly_4.vhdl                 ;         ;
; common/a8core/pokey_poly_5.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/pokey_poly_5.vhdl                 ;         ;
; common/a8core/pot_from_signed.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/pot_from_signed.vhdl              ;         ;
; common/a8core/ps2_to_atari800.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/ps2_to_atari800.vhdl              ;         ;
; common/a8core/reg_file.vhdl                     ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/reg_file.vhdl                     ;         ;
; common/a8core/shared_enable.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/shared_enable.vhdl                ;         ;
; common/a8core/simple_counter.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/simple_counter.vhdl               ;         ;
; common/a8core/sio_device.vhdl                   ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/sio_device.vhdl                   ;         ;
; common/a8core/wide_delay_line.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/a8core/wide_delay_line.vhdl              ;         ;
; common/components/hq_dac.v                      ; yes             ; User Verilog HDL File                                 ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/components/hq_dac.v                      ;         ;
; common/components/spi_master.vhd                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/components/spi_master.vhd                ;         ;
; common/components/syncreset_enable_divider.vhd  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/components/syncreset_enable_divider.vhd  ;         ;
; common/components/complete_address_decoder.vhdl ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/components/complete_address_decoder.vhdl ;         ;
; common/components/delay_line.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/components/delay_line.vhdl               ;         ;
; common/components/generic_ram_infer.vhdl        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/components/generic_ram_infer.vhdl        ;         ;
; common/components/mult_infer.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/components/mult_infer.vhdl               ;         ;
; common/components/ps2_keyboard.vhdl             ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/components/ps2_keyboard.vhdl             ;         ;
; common/components/scandouble_ram_infer.vhdl     ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/components/scandouble_ram_infer.vhdl     ;         ;
; common/components/scandoubler.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/components/scandoubler.vhdl              ;         ;
; common/components/sdram_statemachine.vhdl       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/components/sdram_statemachine.vhdl       ;         ;
; common/components/synchronizer.vhdl             ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/components/synchronizer.vhdl             ;         ;
; common/zpu/zpu_core.vhd                         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/zpu/zpu_core.vhd                         ;         ;
; common/zpu/zpucore.vhd                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/zpu/zpucore.vhd                          ;         ;
; common/zpu/zpupkg.vhd                           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/zpu/zpupkg.vhd                           ;         ;
; common/zpu/zpu_config_regs.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/zpu/zpu_config_regs.vhdl                 ;         ;
; common/zpu/zpu_glue.vhdl                        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/common/zpu/zpu_glue.vhdl                        ;         ;
; altpll.tdf                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altpll.tdf                                      ;         ;
; aglobal130.inc                                  ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc                                  ;         ;
; stratix_pll.inc                                 ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/stratix_pll.inc                                 ;         ;
; stratixii_pll.inc                               ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/stratixii_pll.inc                               ;         ;
; cycloneii_pll.inc                               ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/cycloneii_pll.inc                               ;         ;
; db/pll_ntsc_altpll.v                            ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/pll_ntsc_altpll.v                            ;         ;
; altsyncram.tdf                                  ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altsyncram.tdf                                  ;         ;
; stratix_ram_block.inc                           ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/stratix_ram_block.inc                           ;         ;
; lpm_mux.inc                                     ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mux.inc                                     ;         ;
; lpm_decode.inc                                  ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_decode.inc                                  ;         ;
; a_rdenreg.inc                                   ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/a_rdenreg.inc                                   ;         ;
; altrom.inc                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altrom.inc                                      ;         ;
; altram.inc                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altram.inc                                      ;         ;
; altdpram.inc                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altdpram.inc                                    ;         ;
; db/altsyncram_af71.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/altsyncram_af71.tdf                          ;         ;
; db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif   ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif   ;         ;
; db/altsyncram_7i41.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/altsyncram_7i41.tdf                          ;         ;
; db/altsyncram_hf41.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/altsyncram_hf41.tdf                          ;         ;
; db/altsyncram_0h81.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/altsyncram_0h81.tdf                          ;         ;
; db/altsyncram_t1d1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/altsyncram_t1d1.tdf                          ;         ;
; db/altsyncram_huc1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/altsyncram_huc1.tdf                          ;         ;
; altshift_taps.tdf                               ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altshift_taps.tdf                               ;         ;
; lpm_counter.inc                                 ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_counter.inc                                 ;         ;
; lpm_compare.inc                                 ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_compare.inc                                 ;         ;
; lpm_constant.inc                                ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_constant.inc                                ;         ;
; db/shift_taps_lnm.tdf                           ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/shift_taps_lnm.tdf                           ;         ;
; db/altsyncram_v6b1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/altsyncram_v6b1.tdf                          ;         ;
; db/cntr_8rf.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cntr_8rf.tdf                                 ;         ;
; db/cmpr_kfc.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cmpr_kfc.tdf                                 ;         ;
; db/cntr_uah.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cntr_uah.tdf                                 ;         ;
; db/shift_taps_amm.tdf                           ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/shift_taps_amm.tdf                           ;         ;
; db/altsyncram_74b1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/altsyncram_74b1.tdf                          ;         ;
; db/cntr_mpf.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cntr_mpf.tdf                                 ;         ;
; db/cmpr_jfc.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cmpr_jfc.tdf                                 ;         ;
; db/cntr_c9h.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cntr_c9h.tdf                                 ;         ;
; db/shift_taps_4mm.tdf                           ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/shift_taps_4mm.tdf                           ;         ;
; db/altsyncram_p3b1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/altsyncram_p3b1.tdf                          ;         ;
; db/cntr_gpf.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cntr_gpf.tdf                                 ;         ;
; db/cmpr_ifc.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cmpr_ifc.tdf                                 ;         ;
; db/cntr_69h.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cntr_69h.tdf                                 ;         ;
; db/shift_taps_l7n.tdf                           ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/shift_taps_l7n.tdf                           ;         ;
; db/altsyncram_r3b1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/altsyncram_r3b1.tdf                          ;         ;
; db/cntr_tnf.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cntr_tnf.tdf                                 ;         ;
; db/cmpr_ffc.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cmpr_ffc.tdf                                 ;         ;
; db/cntr_j7h.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cntr_j7h.tdf                                 ;         ;
; db/shift_taps_h7n.tdf                           ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/shift_taps_h7n.tdf                           ;         ;
; db/altsyncram_h3b1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/altsyncram_h3b1.tdf                          ;         ;
; db/cntr_rnf.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cntr_rnf.tdf                                 ;         ;
; db/cntr_i7h.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/cntr_i7h.tdf                                 ;         ;
; lpm_mult.tdf                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mult.tdf                                    ;         ;
; lpm_add_sub.inc                                 ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_add_sub.inc                                 ;         ;
; multcore.inc                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/multcore.inc                                    ;         ;
; bypassff.inc                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/bypassff.inc                                    ;         ;
; altshift.inc                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altshift.inc                                    ;         ;
; db/mult_ubt.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/mult_ubt.tdf                                 ;         ;
; db/mult_83t.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/db/mult_83t.tdf                                 ;         ;
+-------------------------------------------------+-----------------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                                                                                           ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                   ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 12,505                                                                                                  ;
;                                             ;                                                                                                         ;
; Total combinational functions               ; 9974                                                                                                    ;
; Logic element usage by number of LUT inputs ;                                                                                                         ;
;     -- 4 input functions                    ; 5646                                                                                                    ;
;     -- 3 input functions                    ; 2896                                                                                                    ;
;     -- <=2 input functions                  ; 1432                                                                                                    ;
;                                             ;                                                                                                         ;
; Logic elements by mode                      ;                                                                                                         ;
;     -- normal mode                          ; 8729                                                                                                    ;
;     -- arithmetic mode                      ; 1245                                                                                                    ;
;                                             ;                                                                                                         ;
; Total registers                             ; 5660                                                                                                    ;
;     -- Dedicated logic registers            ; 5660                                                                                                    ;
;     -- I/O registers                        ; 0                                                                                                       ;
;                                             ;                                                                                                         ;
; I/O pins                                    ; 73                                                                                                      ;
; Total memory bits                           ; 199380                                                                                                  ;
; Embedded Multiplier 9-bit elements          ; 8                                                                                                       ;
; Total PLLs                                  ; 1                                                                                                       ;
;     -- PLLs                                 ; 1                                                                                                       ;
;                                             ;                                                                                                         ;
; Maximum fan-out node                        ; pll_ntsc:\gen_ntsc_pll:mist_pll|altpll:altpll_component|pll_ntsc_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 5603                                                                                                    ;
; Total fan-out                               ; 54549                                                                                                   ;
; Average fan-out                             ; 3.41                                                                                                    ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                   ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                            ; Library Name ;
+--------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |atari800core_mist                                           ; 9974 (11)         ; 5660 (3)     ; 199380      ; 8            ; 0       ; 4         ; 73   ; 0            ; |atari800core_mist                                                                                                                                                                                                             ; work         ;
;    |atari800core_simple_sdram:atarixl_simple_sdram1|         ; 5405 (14)         ; 3526 (0)     ; 1862        ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1                                                                                                                                                             ; work         ;
;       |atari800core:atari800xl|                              ; 5318 (0)          ; 3474 (0)     ; 1862        ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl                                                                                                                                     ; work         ;
;          |address_decoder:mmu1|                              ; 1336 (1021)       ; 105 (68)     ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1                                                                                                                ; work         ;
;             |CartLogic:emu_cart|                             ; 188 (188)         ; 23 (23)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart                                                                                             ; work         ;
;             |FreezerLogic:freezer|                           ; 127 (127)         ; 14 (14)      ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer                                                                                           ; work         ;
;                |generic_ram_infer:freezer_bram|              ; 0 (0)             ; 0 (0)        ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram                                                            ; work         ;
;                   |altsyncram:ram_block_rtl_0|               ; 0 (0)             ; 0 (0)        ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0                                 ; work         ;
;                      |altsyncram_hf41:auto_generated|        ; 0 (0)             ; 0 (0)        ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0|altsyncram_hf41:auto_generated  ; work         ;
;          |antic:antic1|                                      ; 873 (425)         ; 740 (230)    ; 614         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1                                                                                                                        ; work         ;
;             |antic_counter:antic_counter_display_list|       ; 30 (30)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list                                                                               ; work         ;
;             |antic_counter:antic_counter_memory_scan|        ; 29 (29)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan                                                                                ; work         ;
;             |antic_dma_clock:antic_dma_clock1|               ; 6 (6)             ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_dma_clock:antic_dma_clock1                                                                                       ; work         ;
;             |complete_address_decoder:decode_addr1|          ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1                                                                                  ; work         ;
;             |delay_line:wsync_delay|                         ; 0 (0)             ; 48 (48)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay                                                                                                 ; work         ;
;             |reg_file:reg_file1|                             ; 319 (319)         ; 384 (384)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1                                                                                                     ; work         ;
;             |simple_counter:antic_counter_line_buffer|       ; 8 (8)             ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer                                                                               ; work         ;
;             |simple_counter:antic_counter_refresh_count|     ; 7 (7)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count                                                                             ; work         ;
;             |simple_counter:antic_counter_row_count|         ; 8 (8)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count                                                                                 ; work         ;
;             |wide_delay_line:chbase_delay|                   ; 22 (0)            ; 13 (0)       ; 434         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay                                                                                           ; work         ;
;                |altshift_taps:shift_reg_rtl_0|               ; 22 (0)            ; 13 (0)       ; 434         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0                                                             ; work         ;
;                   |shift_taps_amm:auto_generated|            ; 22 (0)            ; 13 (1)       ; 434         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_amm:auto_generated                               ; work         ;
;                      |altsyncram_74b1:altsyncram2|           ; 0 (0)             ; 0 (0)        ; 434         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_amm:auto_generated|altsyncram_74b1:altsyncram2   ; work         ;
;                      |cntr_c9h:cntr3|                        ; 7 (7)             ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_amm:auto_generated|cntr_c9h:cntr3                ; work         ;
;                      |cntr_mpf:cntr1|                        ; 15 (14)           ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_amm:auto_generated|cntr_mpf:cntr1                ; work         ;
;                         |cmpr_jfc:cmpr6|                     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_amm:auto_generated|cntr_mpf:cntr1|cmpr_jfc:cmpr6 ; work         ;
;             |wide_delay_line:vscrol_delay|                   ; 18 (0)            ; 11 (0)       ; 180         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay                                                                                           ; work         ;
;                |altshift_taps:shift_reg_rtl_0|               ; 18 (0)            ; 11 (0)       ; 180         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0                                                             ; work         ;
;                   |shift_taps_4mm:auto_generated|            ; 18 (0)            ; 11 (1)       ; 180         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_4mm:auto_generated                               ; work         ;
;                      |altsyncram_p3b1:altsyncram2|           ; 0 (0)             ; 0 (0)        ; 180         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_4mm:auto_generated|altsyncram_p3b1:altsyncram2   ; work         ;
;                      |cntr_69h:cntr3|                        ; 6 (6)             ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_4mm:auto_generated|cntr_69h:cntr3                ; work         ;
;                      |cntr_gpf:cntr1|                        ; 12 (11)           ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_4mm:auto_generated|cntr_gpf:cntr1                ; work         ;
;                         |cmpr_ifc:cmpr6|                     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_4mm:auto_generated|cntr_gpf:cntr1|cmpr_ifc:cmpr6 ; work         ;
;          |covox:\gen_covox_on:covox1|                        ; 4 (4)             ; 32 (32)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:\gen_covox_on:covox1                                                                                                          ; work         ;
;          |cpu:cpu6502|                                       ; 863 (5)           ; 187 (4)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502                                                                                                                         ; work         ;
;             |cpu_65xx:cpu_6502_peter|                        ; 858 (858)         ; 183 (183)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter                                                                                                 ; work         ;
;          |gtia:gtia1|                                        ; 693 (509)         ; 609 (366)    ; 224         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1                                                                                                                          ; work         ;
;             |delay_line:hsync_delay|                         ; 0 (0)             ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay                                                                                                   ; work         ;
;             |gtia_player:missile0|                           ; 13 (13)           ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0                                                                                                     ; work         ;
;             |gtia_player:missile1|                           ; 13 (13)           ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1                                                                                                     ; work         ;
;             |gtia_player:missile2|                           ; 13 (13)           ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2                                                                                                     ; work         ;
;             |gtia_player:missile3|                           ; 13 (13)           ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3                                                                                                     ; work         ;
;             |gtia_player:player0|                            ; 20 (20)           ; 10 (10)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player0                                                                                                      ; work         ;
;             |gtia_player:player1|                            ; 20 (20)           ; 10 (10)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1                                                                                                      ; work         ;
;             |gtia_player:player2|                            ; 20 (20)           ; 10 (10)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2                                                                                                      ; work         ;
;             |gtia_player:player3|                            ; 20 (20)           ; 10 (10)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3                                                                                                      ; work         ;
;             |gtia_priority:priority_rules|                   ; 21 (21)           ; 9 (9)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_priority:priority_rules                                                                                             ; work         ;
;             |simple_counter:counter_hpos|                    ; 17 (17)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos                                                                                              ; work         ;
;             |wide_delay_line:colbk_delay|                    ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay                                                                                              ; work         ;
;             |wide_delay_line:colpf0_delay|                   ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay                                                                                             ; work         ;
;             |wide_delay_line:colpf1_delay|                   ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay                                                                                             ; work         ;
;             |wide_delay_line:colpf2_delay|                   ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay                                                                                             ; work         ;
;             |wide_delay_line:colpf3_delay|                   ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay                                                                                             ; work         ;
;             |wide_delay_line:colpm0_delay|                   ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay                                                                                             ; work         ;
;             |wide_delay_line:colpm1_delay|                   ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay                                                                                             ; work         ;
;             |wide_delay_line:colpm2_delay|                   ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay                                                                                             ; work         ;
;             |wide_delay_line:colpm3_delay|                   ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay                                                                                             ; work         ;
;             |wide_delay_line:hposm0_delay|                   ; 9 (0)             ; 5 (0)        ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay                                                                                             ; work         ;
;                |altshift_taps:shift_reg_rtl_0|               ; 9 (0)             ; 5 (0)        ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0                                                               ; work         ;
;                   |shift_taps_l7n:auto_generated|            ; 9 (0)             ; 5 (1)        ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_l7n:auto_generated                                 ; work         ;
;                      |altsyncram_r3b1:altsyncram2|           ; 0 (0)             ; 0 (0)        ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_l7n:auto_generated|altsyncram_r3b1:altsyncram2     ; work         ;
;                      |cntr_j7h:cntr3|                        ; 4 (4)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_l7n:auto_generated|cntr_j7h:cntr3                  ; work         ;
;                      |cntr_tnf:cntr1|                        ; 5 (5)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_l7n:auto_generated|cntr_tnf:cntr1                  ; work         ;
;             |wide_delay_line:prior_longer_delay|             ; 0 (0)             ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay                                                                                       ; work         ;
;             |wide_delay_line:prior_short_delay|              ; 0 (0)             ; 12 (12)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay                                                                                        ; work         ;
;             |wide_delay_line:sizem_delay|                    ; 5 (0)             ; 4 (0)        ; 32          ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay                                                                                              ; work         ;
;                |altshift_taps:shift_reg_rtl_0|               ; 5 (0)             ; 4 (0)        ; 32          ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0                                                                ; work         ;
;                   |shift_taps_h7n:auto_generated|            ; 5 (0)             ; 4 (1)        ; 32          ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_h7n:auto_generated                                  ; work         ;
;                      |altsyncram_h3b1:altsyncram2|           ; 0 (0)             ; 0 (0)        ; 32          ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_h7n:auto_generated|altsyncram_h3b1:altsyncram2      ; work         ;
;                      |cntr_i7h:cntr3|                        ; 4 (4)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_h7n:auto_generated|cntr_i7h:cntr3                   ; work         ;
;                      |cntr_rnf:cntr1|                        ; 1 (1)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_h7n:auto_generated|cntr_rnf:cntr1                   ; work         ;
;          |irq_glue:irq_glue1|                                ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|irq_glue:irq_glue1                                                                                                                  ; work         ;
;          |pia:pia1|                                          ; 75 (75)           ; 69 (69)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1                                                                                                                            ; work         ;
;          |pokey:\gen_stereo:pokey2|                          ; 569 (251)         ; 443 (211)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2                                                                                                            ; work         ;
;             |delay_line:serout_clock_delay|                  ; 5 (5)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay                                                                              ; work         ;
;             |delay_line:stimer_delay|                        ; 4 (4)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:stimer_delay                                                                                    ; work         ;
;             |pokey_countdown_timer:timer0|                   ; 42 (36)           ; 36 (28)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0                                                                               ; work         ;
;                |delay_line:underflow0_delay|                 ; 6 (6)             ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay                                                   ; work         ;
;             |pokey_countdown_timer:timer1|                   ; 44 (36)           ; 27 (20)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1                                                                               ; work         ;
;                |delay_line:underflow0_delay|                 ; 8 (8)             ; 7 (7)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay                                                   ; work         ;
;             |pokey_countdown_timer:timer2|                   ; 45 (34)           ; 42 (27)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2                                                                               ; work         ;
;                |delay_line:underflow0_delay|                 ; 11 (11)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay                                                   ; work         ;
;             |pokey_countdown_timer:timer3|                   ; 45 (34)           ; 25 (18)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3                                                                               ; work         ;
;                |delay_line:underflow0_delay|                 ; 11 (11)           ; 7 (7)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay                                                   ; work         ;
;             |pokey_keyboard_scanner:pokey_keyboard_scanner1| ; 52 (52)           ; 38 (38)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1                                                             ; work         ;
;             |pokey_noise_filter:pokey_noise_filter0|         ; 4 (4)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter0                                                                     ; work         ;
;             |pokey_noise_filter:pokey_noise_filter1|         ; 4 (4)             ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter1                                                                     ; work         ;
;             |pokey_noise_filter:pokey_noise_filter2|         ; 4 (4)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter2                                                                     ; work         ;
;             |pokey_noise_filter:pokey_noise_filter3|         ; 4 (4)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter3                                                                     ; work         ;
;             |pokey_poly_17_9:poly_17_19_lfsr|                ; 19 (19)           ; 17 (17)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr                                                                            ; work         ;
;             |pokey_poly_4:poly_4_lfsr|                       ; 5 (5)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_4:poly_4_lfsr                                                                                   ; work         ;
;             |pokey_poly_5:poly_5_lfsr|                       ; 6 (6)             ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr                                                                                   ; work         ;
;             |synchronizer:sio_in1_synchronizer|              ; 0 (0)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer                                                                          ; work         ;
;             |syncreset_enable_divider:enable_15_div|         ; 20 (20)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div                                                                     ; work         ;
;             |syncreset_enable_divider:enable_64_div|         ; 15 (15)           ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div                                                                     ; work         ;
;          |pokey:pokey1|                                      ; 609 (247)         ; 503 (249)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1                                                                                                                        ; work         ;
;             |complete_address_decoder:decode_addr1|          ; 35 (35)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1                                                                                  ; work         ;
;             |delay_line:serout_clock_delay|                  ; 5 (5)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay                                                                                          ; work         ;
;             |delay_line:stimer_delay|                        ; 4 (4)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:stimer_delay                                                                                                ; work         ;
;             |pokey_countdown_timer:timer0|                   ; 44 (37)           ; 40 (31)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0                                                                                           ; work         ;
;                |delay_line:underflow0_delay|                 ; 7 (7)             ; 9 (9)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay                                                               ; work         ;
;             |pokey_countdown_timer:timer1|                   ; 44 (37)           ; 40 (29)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1                                                                                           ; work         ;
;                |delay_line:underflow0_delay|                 ; 7 (7)             ; 11 (11)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay                                                               ; work         ;
;             |pokey_countdown_timer:timer2|                   ; 45 (34)           ; 42 (27)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2                                                                                           ; work         ;
;                |delay_line:underflow0_delay|                 ; 11 (11)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay                                                               ; work         ;
;             |pokey_countdown_timer:timer3|                   ; 45 (34)           ; 25 (18)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3                                                                                           ; work         ;
;                |delay_line:underflow0_delay|                 ; 11 (11)           ; 7 (7)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay                                                               ; work         ;
;             |pokey_keyboard_scanner:pokey_keyboard_scanner1| ; 58 (58)           ; 44 (44)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1                                                                         ; work         ;
;             |pokey_noise_filter:pokey_noise_filter0|         ; 4 (4)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter0                                                                                 ; work         ;
;             |pokey_noise_filter:pokey_noise_filter1|         ; 4 (4)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter1                                                                                 ; work         ;
;             |pokey_noise_filter:pokey_noise_filter2|         ; 4 (4)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter2                                                                                 ; work         ;
;             |pokey_noise_filter:pokey_noise_filter3|         ; 4 (4)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter3                                                                                 ; work         ;
;             |pokey_poly_17_9:poly_17_19_lfsr|                ; 19 (19)           ; 17 (17)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr                                                                                        ; work         ;
;             |pokey_poly_4:poly_4_lfsr|                       ; 5 (5)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_4:poly_4_lfsr                                                                                               ; work         ;
;             |pokey_poly_5:poly_5_lfsr|                       ; 6 (6)             ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_5:poly_5_lfsr                                                                                               ; work         ;
;             |synchronizer:sio_in1_synchronizer|              ; 1 (1)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in1_synchronizer                                                                                      ; work         ;
;             |syncreset_enable_divider:enable_15_div|         ; 20 (20)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div                                                                                 ; work         ;
;             |syncreset_enable_divider:enable_64_div|         ; 15 (15)           ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div                                                                                 ; work         ;
;          |pokey_mixer_mux:pokey_mixer_both|                  ; 197 (33)          ; 75 (33)      ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both                                                                                                    ; work         ;
;             |pokey_mixer:shared_pokey_mixer|                 ; 164 (164)         ; 42 (42)      ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer                                                                     ; work         ;
;                |mult_infer:linterp_mult|                     ; 0 (0)             ; 0 (0)        ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult                                             ; work         ;
;                   |lpm_mult:Mult0|                           ; 0 (0)             ; 0 (0)        ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0                              ; work         ;
;                      |mult_83t:auto_generated|               ; 0 (0)             ; 0 (0)        ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0|mult_83t:auto_generated      ; work         ;
;          |reg_file:antic_mirror|                             ; 8 (8)             ; 128 (128)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror                                                                                                               ; work         ;
;          |reg_file:gtia_mirror|                              ; 14 (14)           ; 256 (256)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror                                                                                                                ; work         ;
;          |reg_file:pokey1_mirror|                            ; 12 (12)           ; 128 (128)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror                                                                                                              ; work         ;
;          |reg_file:pokey2_mirror|                            ; 12 (12)           ; 128 (128)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror                                                                                                              ; work         ;
;          |shared_enable:enables|                             ; 49 (42)           ; 71 (34)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables                                                                                                               ; work         ;
;             |delay_line:delay_line_phase|                    ; 0 (0)             ; 31 (31)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase                                                                                   ; work         ;
;             |enable_divider:enable_179_clock_div|            ; 7 (7)             ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div                                                                           ; work         ;
;       |pot_from_signed:pot0|                                 ; 28 (15)           ; 19 (11)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0                                                                                                                                        ; work         ;
;          |enable_divider:pot_clock_div|                      ; 13 (13)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div                                                                                                           ; work         ;
;       |pot_from_signed:pot1|                                 ; 15 (15)           ; 11 (11)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1                                                                                                                                        ; work         ;
;       |pot_from_signed:pot2|                                 ; 15 (15)           ; 11 (11)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2                                                                                                                                        ; work         ;
;       |pot_from_signed:pot3|                                 ; 15 (15)           ; 11 (11)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3                                                                                                                                        ; work         ;
;    |enable_divider:enable_179_clock_div_zpu_pokey|           ; 7 (7)             ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|enable_divider:enable_179_clock_div_zpu_pokey                                                                                                                                                               ; work         ;
;    |hq_dac:dac_left|                                         ; 108 (108)         ; 71 (71)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|hq_dac:dac_left                                                                                                                                                                                             ; work         ;
;    |hq_dac:dac_right|                                        ; 108 (108)         ; 71 (71)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|hq_dac:dac_right                                                                                                                                                                                            ; work         ;
;    |pll_ntsc:\gen_ntsc_pll:mist_pll|                         ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|pll_ntsc:\gen_ntsc_pll:mist_pll                                                                                                                                                                             ; work         ;
;       |altpll:altpll_component|                              ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|pll_ntsc:\gen_ntsc_pll:mist_pll|altpll:altpll_component                                                                                                                                                     ; work         ;
;          |pll_ntsc_altpll:auto_generated|                    ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|pll_ntsc:\gen_ntsc_pll:mist_pll|altpll:altpll_component|pll_ntsc_altpll:auto_generated                                                                                                                      ; work         ;
;    |ps2_to_atari800:keyboard_map1|                           ; 272 (199)         ; 144 (79)     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|ps2_to_atari800:keyboard_map1                                                                                                                                                                               ; work         ;
;       |ps2_keyboard:\gen_ps2_on:keyboard1|                   ; 73 (64)           ; 65 (52)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1                                                                                                                                            ; work         ;
;          |enable_divider:enable_div|                         ; 9 (9)             ; 7 (7)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div                                                                                                                  ; work         ;
;          |synchronizer:sync_clk|                             ; 0 (0)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|synchronizer:sync_clk                                                                                                                      ; work         ;
;          |synchronizer:sync_dat|                             ; 0 (0)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|synchronizer:sync_dat                                                                                                                      ; work         ;
;    |scandoubler:scandoubler1|                                ; 437 (70)          ; 69 (54)      ; 29326       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1                                                                                                                                                                                    ; work         ;
;       |delay_line:hsync_delay|                               ; 25 (0)            ; 15 (0)       ; 126         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|delay_line:hsync_delay                                                                                                                                                             ; work         ;
;          |altshift_taps:shift_reg_rtl_0|                     ; 25 (0)            ; 15 (0)       ; 126         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0                                                                                                                               ; work         ;
;             |shift_taps_lnm:auto_generated|                  ; 25 (0)            ; 15 (1)       ; 126         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_lnm:auto_generated                                                                                                 ; work         ;
;                |altsyncram_v6b1:altsyncram2|                 ; 0 (0)             ; 0 (0)        ; 126         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_lnm:auto_generated|altsyncram_v6b1:altsyncram2                                                                     ; work         ;
;                |cntr_8rf:cntr1|                              ; 17 (15)           ; 7 (7)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_lnm:auto_generated|cntr_8rf:cntr1                                                                                  ; work         ;
;                   |cmpr_kfc:cmpr6|                           ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_lnm:auto_generated|cntr_8rf:cntr1|cmpr_kfc:cmpr6                                                                   ; work         ;
;                |cntr_uah:cntr3|                              ; 8 (8)             ; 7 (7)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_lnm:auto_generated|cntr_uah:cntr3                                                                                  ; work         ;
;       |gtia_palette:palette4|                                ; 342 (342)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|gtia_palette:palette4                                                                                                                                                              ; work         ;
;       |scandouble_ram_infer:linea|                           ; 0 (0)             ; 0 (0)        ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|scandouble_ram_infer:linea                                                                                                                                                         ; work         ;
;          |altsyncram:ram_block_rtl_0|                        ; 0 (0)             ; 0 (0)        ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0                                                                                                                              ; work         ;
;             |altsyncram_0h81:auto_generated|                 ; 0 (0)             ; 0 (0)        ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0|altsyncram_0h81:auto_generated                                                                                               ; work         ;
;       |scandouble_ram_infer:lineb|                           ; 0 (0)             ; 0 (0)        ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|scandouble_ram_infer:lineb                                                                                                                                                         ; work         ;
;          |altsyncram:ram_block_rtl_0|                        ; 0 (0)             ; 0 (0)        ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0                                                                                                                              ; work         ;
;             |altsyncram_0h81:auto_generated|                 ; 0 (0)             ; 0 (0)        ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0|altsyncram_0h81:auto_generated                                                                                               ; work         ;
;    |sd_card:my_sd_card|                                      ; 210 (210)         ; 116 (116)    ; 4352        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|sd_card:my_sd_card                                                                                                                                                                                          ; work         ;
;       |altsyncram:buffer_rtl_0|                              ; 0 (0)             ; 0 (0)        ; 4096        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|sd_card:my_sd_card|altsyncram:buffer_rtl_0                                                                                                                                                                  ; work         ;
;          |altsyncram_t1d1:auto_generated|                    ; 0 (0)             ; 0 (0)        ; 4096        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|sd_card:my_sd_card|altsyncram:buffer_rtl_0|altsyncram_t1d1:auto_generated                                                                                                                                   ; work         ;
;       |altsyncram:cid_rtl_0|                                 ; 0 (0)             ; 0 (0)        ; 128         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|sd_card:my_sd_card|altsyncram:cid_rtl_0                                                                                                                                                                     ; work         ;
;          |altsyncram_huc1:auto_generated|                    ; 0 (0)             ; 0 (0)        ; 128         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|sd_card:my_sd_card|altsyncram:cid_rtl_0|altsyncram_huc1:auto_generated                                                                                                                                      ; work         ;
;       |altsyncram:csd_rtl_0|                                 ; 0 (0)             ; 0 (0)        ; 128         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|sd_card:my_sd_card|altsyncram:csd_rtl_0                                                                                                                                                                     ; work         ;
;          |altsyncram_huc1:auto_generated|                    ; 0 (0)             ; 0 (0)        ; 128         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|sd_card:my_sd_card|altsyncram:csd_rtl_0|altsyncram_huc1:auto_generated                                                                                                                                      ; work         ;
;    |sdram_statemachine:sdram_adaptor|                        ; 198 (198)         ; 207 (207)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|sdram_statemachine:sdram_adaptor                                                                                                                                                                            ; work         ;
;    |user_io:my_user_io|                                      ; 228 (228)         ; 181 (181)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|user_io:my_user_io                                                                                                                                                                                          ; work         ;
;    |zpu_rom:zpu_rom1|                                        ; 0 (0)             ; 0 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpu_rom:zpu_rom1                                                                                                                                                                                            ; work         ;
;       |altsyncram:ROM_rtl_0|                                 ; 0 (0)             ; 0 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0                                                                                                                                                                       ; work         ;
;          |altsyncram_af71:auto_generated|                    ; 0 (0)             ; 0 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0|altsyncram_af71:auto_generated                                                                                                                                        ; work         ;
;    |zpucore:zpu|                                             ; 2990 (54)         ; 1266 (0)     ; 32768       ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu                                                                                                                                                                                                 ; work         ;
;       |generic_ram_infer:ram23_16|                           ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|generic_ram_infer:ram23_16                                                                                                                                                                      ; work         ;
;          |altsyncram:ram_block_rtl_0|                        ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0                                                                                                                                           ; work         ;
;             |altsyncram_7i41:auto_generated|                 ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated                                                                                                            ; work         ;
;       |generic_ram_infer:ram_15_8|                           ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|generic_ram_infer:ram_15_8                                                                                                                                                                      ; work         ;
;          |altsyncram:ram_block_rtl_0|                        ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0                                                                                                                                           ; work         ;
;             |altsyncram_7i41:auto_generated|                 ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated                                                                                                            ; work         ;
;       |generic_ram_infer:ram_31_24|                          ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|generic_ram_infer:ram_31_24                                                                                                                                                                     ; work         ;
;          |altsyncram:ram_block_rtl_0|                        ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0                                                                                                                                          ; work         ;
;             |altsyncram_7i41:auto_generated|                 ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated                                                                                                           ; work         ;
;       |generic_ram_infer:ram_7_0|                            ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|generic_ram_infer:ram_7_0                                                                                                                                                                       ; work         ;
;          |altsyncram:ram_block_rtl_0|                        ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0                                                                                                                                            ; work         ;
;             |altsyncram_7i41:auto_generated|                 ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated                                                                                                             ; work         ;
;       |zpu_config_regs:config_regs|                          ; 761 (223)         ; 665 (303)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs                                                                                                                                                                     ; work         ;
;          |complete_address_decoder:decode_addr|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr                                                                                                                                ; work         ;
;          |sio_device:pokey1|                                 ; 417 (95)          ; 292 (80)     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1                                                                                                                                                   ; work         ;
;             |complete_address_decoder:decode_addr1|          ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|complete_address_decoder:decode_addr1                                                                                                             ; work         ;
;             |pokey:pokey1|                                   ; 318 (216)         ; 212 (129)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1                                                                                                                                      ; work         ;
;                |delay_line:serout_clock_delay|               ; 5 (5)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|delay_line:serout_clock_delay                                                                                                        ; work         ;
;                |delay_line:stimer_delay|                     ; 1 (1)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|delay_line:stimer_delay                                                                                                              ; work         ;
;                |pokey_countdown_timer:timer0|                ; 14 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0                                                                                                         ; work         ;
;                   |delay_line:underflow0_delay|              ; 5 (5)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay                                                                             ; work         ;
;                |pokey_countdown_timer:timer1|                ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1                                                                                                         ; work         ;
;                   |delay_line:underflow0_delay|              ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay                                                                             ; work         ;
;                |pokey_countdown_timer:timer2|                ; 14 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2                                                                                                         ; work         ;
;                   |delay_line:underflow0_delay|              ; 5 (5)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay                                                                             ; work         ;
;                |pokey_countdown_timer:timer3|                ; 16 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3                                                                                                         ; work         ;
;                   |delay_line:underflow0_delay|              ; 7 (7)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay                                                                             ; work         ;
;                |pokey_poly_17_9:poly_17_19_lfsr|             ; 17 (17)           ; 17 (17)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr                                                                                                      ; work         ;
;                |synchronizer:sio_in1_synchronizer|           ; 1 (1)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in1_synchronizer                                                                                                    ; work         ;
;                |syncreset_enable_divider:enable_15_div|      ; 11 (11)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_15_div                                                                                               ; work         ;
;                |syncreset_enable_divider:enable_64_div|      ; 8 (8)             ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_64_div                                                                                               ; work         ;
;          |spi_master:spi_master1|                            ; 119 (119)         ; 70 (70)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1                                                                                                                                              ; work         ;
;       |zpu_glue:zpu_and_glue|                                ; 2175 (526)        ; 601 (100)    ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue                                                                                                                                                                           ; work         ;
;          |ZPUMediumCore:myzpu|                               ; 1649 (1635)       ; 501 (501)    ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu                                                                                                                                                       ; work         ;
;             |lpm_mult:Mult0|                                 ; 14 (0)            ; 0 (0)        ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0                                                                                                                                        ; work         ;
;                |mult_ubt:auto_generated|                     ; 14 (14)           ; 0 (0)        ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0|mult_ubt:auto_generated                                                                                                                ; work         ;
+--------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------------------------------------+
; Name                                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------------------------------------+
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0|altsyncram_hf41:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 128          ; 8            ; --           ; --           ; 1024   ; None                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_amm:auto_generated|altsyncram_74b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; 62           ; 7            ; 62           ; 7            ; 434    ; None                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_4mm:auto_generated|altsyncram_p3b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; 30           ; 6            ; 30           ; 6            ; 180    ; None                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_l7n:auto_generated|altsyncram_r3b1:altsyncram2|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; 3            ; 64           ; 3            ; 64           ; 192    ; None                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_h7n:auto_generated|altsyncram_h3b1:altsyncram2|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; 2            ; 16           ; 2            ; 16           ; 32     ; None                                          ;
; scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_lnm:auto_generated|altsyncram_v6b1:altsyncram2|ALTSYNCRAM                                                                    ; AUTO ; Simple Dual Port ; 126          ; 1            ; 126          ; 1            ; 126    ; None                                          ;
; scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0|altsyncram_0h81:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Single Port      ; 1825         ; 8            ; --           ; --           ; 14600  ; None                                          ;
; scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0|altsyncram_0h81:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Single Port      ; 1825         ; 8            ; --           ; --           ; 14600  ; None                                          ;
; sd_card:my_sd_card|altsyncram:buffer_rtl_0|altsyncram_t1d1:auto_generated|ALTSYNCRAM                                                                                                                                  ; AUTO ; Simple Dual Port ; 512          ; 8            ; 512          ; 8            ; 4096   ; None                                          ;
; sd_card:my_sd_card|altsyncram:cid_rtl_0|altsyncram_huc1:auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; 16           ; 8            ; 16           ; 8            ; 128    ; None                                          ;
; sd_card:my_sd_card|altsyncram:csd_rtl_0|altsyncram_huc1:auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; 16           ; 8            ; 16           ; 8            ; 128    ; None                                          ;
; zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0|altsyncram_af71:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; ROM              ; 4096         ; 32           ; --           ; --           ; 131072 ; db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif ;
; zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Single Port      ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                          ;
; zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Single Port      ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                          ;
; zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated|ALTSYNCRAM                                                                                                          ; AUTO ; Single Port      ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                          ;
; zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated|ALTSYNCRAM                                                                                                            ; AUTO ; Single Port      ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------------------------------------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 4           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 8           ;
; Signed Embedded Multipliers           ; 1           ;
; Unsigned Embedded Multipliers         ; 3           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                             ;
+--------+--------------+---------+--------------+--------------+----------------------------------------------------+------------------------------------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                                    ; IP Include File                                                              ;
+--------+--------------+---------+--------------+--------------+----------------------------------------------------+------------------------------------------------------------------------------+
; Altera ; ALTPLL       ; 13.0    ; N/A          ; N/A          ; |atari800core_mist|pll_ntsc:\gen_ntsc_pll:mist_pll ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mist/build_NTSC_VGA/pll_ntsc.vhd ;
+--------+--------------+---------+--------------+--------------+----------------------------------------------------+------------------------------------------------------------------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[3].dec_pop_down ; insns[3].dec_insn_fetch ; insns[3].dec_storeb ; insns[3].dec_break ; insns[3].dec_sub ; insns[3].dec_call_pc_rel ; insns[3].dec_call ; insns[3].dec_push_sp_add ; insns[3].dec_u_less_than ; insns[3].dec_u_less_than_or_equal ; insns[3].dec_lshr ; insns[3].dec_less_than_or_equal ; insns[3].dec_less_than ; insns[3].dec_mult ; insns[3].dec_loadb ; insns[3].dec_eq ; insns[3].dec_neq_branch ; insns[3].dec_pop_sp ; insns[3].dec_flip ; insns[3].dec_not ; insns[3].dec_pop_pc_rel ; insns[3].dec_pop_pc ; insns[3].dec_push_sp ; insns[3].dec_load ; insns[3].dec_emulate ; insns[3].dec_store_sp ; insns[3].dec_load_sp ; insns[3].dec_im ; insns[3].dec_nop ; insns[3].dec_shift ; insns[3].dec_add_sp ; insns[3].dec_store ; insns[3].dec_and ; insns[3].dec_or ; insns[3].dec_add ; insns[3].dec_pop ; insns[3].dec_dup_stk_b ; insns[3].dec_dup ; insns[3].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[3].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[3].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[3].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[3].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[2].dec_pop_down ; insns[2].dec_insn_fetch ; insns[2].dec_storeb ; insns[2].dec_break ; insns[2].dec_sub ; insns[2].dec_call_pc_rel ; insns[2].dec_call ; insns[2].dec_push_sp_add ; insns[2].dec_u_less_than ; insns[2].dec_u_less_than_or_equal ; insns[2].dec_lshr ; insns[2].dec_less_than_or_equal ; insns[2].dec_less_than ; insns[2].dec_mult ; insns[2].dec_loadb ; insns[2].dec_eq ; insns[2].dec_neq_branch ; insns[2].dec_pop_sp ; insns[2].dec_flip ; insns[2].dec_not ; insns[2].dec_pop_pc_rel ; insns[2].dec_pop_pc ; insns[2].dec_push_sp ; insns[2].dec_load ; insns[2].dec_emulate ; insns[2].dec_store_sp ; insns[2].dec_load_sp ; insns[2].dec_im ; insns[2].dec_nop ; insns[2].dec_shift ; insns[2].dec_add_sp ; insns[2].dec_store ; insns[2].dec_and ; insns[2].dec_or ; insns[2].dec_add ; insns[2].dec_pop ; insns[2].dec_dup_stk_b ; insns[2].dec_dup ; insns[2].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[2].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[2].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[2].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[2].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[1].dec_pop_down ; insns[1].dec_insn_fetch ; insns[1].dec_storeb ; insns[1].dec_break ; insns[1].dec_sub ; insns[1].dec_call_pc_rel ; insns[1].dec_call ; insns[1].dec_push_sp_add ; insns[1].dec_u_less_than ; insns[1].dec_u_less_than_or_equal ; insns[1].dec_lshr ; insns[1].dec_less_than_or_equal ; insns[1].dec_less_than ; insns[1].dec_mult ; insns[1].dec_loadb ; insns[1].dec_eq ; insns[1].dec_neq_branch ; insns[1].dec_pop_sp ; insns[1].dec_flip ; insns[1].dec_not ; insns[1].dec_pop_pc_rel ; insns[1].dec_pop_pc ; insns[1].dec_push_sp ; insns[1].dec_load ; insns[1].dec_emulate ; insns[1].dec_store_sp ; insns[1].dec_load_sp ; insns[1].dec_im ; insns[1].dec_nop ; insns[1].dec_shift ; insns[1].dec_add_sp ; insns[1].dec_store ; insns[1].dec_and ; insns[1].dec_or ; insns[1].dec_add ; insns[1].dec_pop ; insns[1].dec_dup_stk_b ; insns[1].dec_dup ; insns[1].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[1].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[1].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[1].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[1].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[0].dec_pop_down ; insns[0].dec_insn_fetch ; insns[0].dec_storeb ; insns[0].dec_break ; insns[0].dec_sub ; insns[0].dec_call_pc_rel ; insns[0].dec_call ; insns[0].dec_push_sp_add ; insns[0].dec_u_less_than ; insns[0].dec_u_less_than_or_equal ; insns[0].dec_lshr ; insns[0].dec_less_than_or_equal ; insns[0].dec_less_than ; insns[0].dec_mult ; insns[0].dec_loadb ; insns[0].dec_eq ; insns[0].dec_neq_branch ; insns[0].dec_pop_sp ; insns[0].dec_flip ; insns[0].dec_not ; insns[0].dec_pop_pc_rel ; insns[0].dec_pop_pc ; insns[0].dec_push_sp ; insns[0].dec_load ; insns[0].dec_emulate ; insns[0].dec_store_sp ; insns[0].dec_load_sp ; insns[0].dec_im ; insns[0].dec_nop ; insns[0].dec_shift ; insns[0].dec_add_sp ; insns[0].dec_store ; insns[0].dec_and ; insns[0].dec_or ; insns[0].dec_add ; insns[0].dec_pop ; insns[0].dec_dup_stk_b ; insns[0].dec_dup ; insns[0].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[0].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[0].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[0].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[0].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------+-------------------+---------------------+-----------------+----------------+--------------+----------------------+---------------+----------------------+----------------------+-------------------------------+---------------+-----------------------------+--------------------+---------------+----------------+-------------+---------------------+-----------------+---------------+--------------+---------------------+-----------------+------------------+---------------+------------------+-------------------+------------------+-------------+--------------+----------------+-----------------+----------------+--------------+-------------+--------------+--------------+--------------------+--------------+------------------+
; Name                          ; insn.dec_pop_down ; insn.dec_insn_fetch ; insn.dec_storeb ; insn.dec_break ; insn.dec_sub ; insn.dec_call_pc_rel ; insn.dec_call ; insn.dec_push_sp_add ; insn.dec_u_less_than ; insn.dec_u_less_than_or_equal ; insn.dec_lshr ; insn.dec_less_than_or_equal ; insn.dec_less_than ; insn.dec_mult ; insn.dec_loadb ; insn.dec_eq ; insn.dec_neq_branch ; insn.dec_pop_sp ; insn.dec_flip ; insn.dec_not ; insn.dec_pop_pc_rel ; insn.dec_pop_pc ; insn.dec_push_sp ; insn.dec_load ; insn.dec_emulate ; insn.dec_store_sp ; insn.dec_load_sp ; insn.dec_im ; insn.dec_nop ; insn.dec_shift ; insn.dec_add_sp ; insn.dec_store ; insn.dec_and ; insn.dec_or ; insn.dec_add ; insn.dec_pop ; insn.dec_dup_stk_b ; insn.dec_dup ; insn.dec_add_top ;
+-------------------------------+-------------------+---------------------+-----------------+----------------+--------------+----------------------+---------------+----------------------+----------------------+-------------------------------+---------------+-----------------------------+--------------------+---------------+----------------+-------------+---------------------+-----------------+---------------+--------------+---------------------+-----------------+------------------+---------------+------------------+-------------------+------------------+-------------+--------------+----------------+-----------------+----------------+--------------+-------------+--------------+--------------+--------------------+--------------+------------------+
; insn.dec_add_top              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 0                ;
; insn.dec_dup                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 1            ; 1                ;
; insn.dec_dup_stk_b            ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 1                  ; 0            ; 1                ;
; insn.dec_pop                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 1            ; 0                  ; 0            ; 1                ;
; insn.dec_add                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 1            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_or                   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 1           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_and                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 1            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_store                ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 1              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_add_sp               ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 1               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_shift                ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 1              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_nop                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 1            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_im                   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 1           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_load_sp              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 1                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_store_sp             ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 1                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_emulate              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 1                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_load                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 1             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_push_sp              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 1                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_pc               ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 1               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_pc_rel           ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 1                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_not                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 1            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_flip                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 1             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_sp               ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 1               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_neq_branch           ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 1                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_eq                   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 1           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_loadb                ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 1              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_mult                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 1             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_less_than            ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 1                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_less_than_or_equal   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 1                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_lshr                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 1             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_u_less_than_or_equal ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 1                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_u_less_than          ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 1                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_push_sp_add          ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 1                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_call                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 1             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_call_pc_rel          ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 1                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_sub                  ; 0                 ; 0                   ; 0               ; 0              ; 1            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_break                ; 0                 ; 0                   ; 0               ; 1              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_storeb               ; 0                 ; 0                   ; 1               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_insn_fetch           ; 0                 ; 1                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_down             ; 1                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
+-------------------------------+-------------------+---------------------+-----------------+----------------+--------------+----------------------+---------------+----------------------+----------------------+-------------------------------+---------------+-----------------------------+--------------------+---------------+----------------+-------------+---------------------+-----------------+---------------+--------------+---------------------+-----------------+------------------+---------------+------------------+-------------------+------------------+-------------+--------------+----------------+-----------------+----------------+--------------+-------------+--------------+--------------+--------------------+--------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------+---------------+------------------------+-------------------------+----------------+----------------+----------------+----------------+-----------------+------------------+------------------+--------------------+----------------+------------------+-----------------+------------------+----------------+------------------+-------------------+-------------------+-----------------+-----------------+
; Name                    ; state.st_idle ; state.st_binary_op_res ; state.st_binary_op_res2 ; state.st_mult4 ; state.st_mult5 ; state.st_mult3 ; state.st_mult2 ; state.st_loadb2 ; state.st_resync3 ; state.st_resync2 ; state.st_store_sp2 ; state.st_load2 ; state.st_decode2 ; state.st_decode ; state.st_execute ; state.st_fetch ; state.st_add_sp2 ; state.st_load_sp3 ; state.st_load_sp2 ; state.st_popped ; state.st_resync ;
+-------------------------+---------------+------------------------+-------------------------+----------------+----------------+----------------+----------------+-----------------+------------------+------------------+--------------------+----------------+------------------+-----------------+------------------+----------------+------------------+-------------------+-------------------+-----------------+-----------------+
; state.st_resync         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 0               ;
; state.st_popped         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 1               ; 1               ;
; state.st_load_sp2       ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 1                 ; 0               ; 1               ;
; state.st_load_sp3       ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 1                 ; 0                 ; 0               ; 1               ;
; state.st_add_sp2        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 1                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_fetch          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 1              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_execute        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 1                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_decode         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 1               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_decode2        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 1                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_load2          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 1              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_store_sp2      ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 1                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_resync2        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 1                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_resync3        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 1                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_loadb2         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 1               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult2          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 1              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult3          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 1              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult5          ; 0             ; 0                      ; 0                       ; 0              ; 1              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult4          ; 0             ; 0                      ; 0                       ; 1              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_binary_op_res2 ; 0             ; 0                      ; 1                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_binary_op_res  ; 0             ; 1                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_idle           ; 1             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
+-------------------------+---------------+------------------------+-------------------------+----------------+----------------+----------------+----------------+-----------------+------------------+------------------+--------------------+----------------+------------------+-----------------+------------------+----------------+------------------+-------------------+-------------------+-----------------+-----------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[3].dec_pop_down ; \opcode_control:tinsns[3].dec_insn_fetch ; \opcode_control:tinsns[3].dec_storeb ; \opcode_control:tinsns[3].dec_break ; \opcode_control:tinsns[3].dec_sub ; \opcode_control:tinsns[3].dec_call_pc_rel ; \opcode_control:tinsns[3].dec_call ; \opcode_control:tinsns[3].dec_push_sp_add ; \opcode_control:tinsns[3].dec_u_less_than ; \opcode_control:tinsns[3].dec_u_less_than_or_equal ; \opcode_control:tinsns[3].dec_lshr ; \opcode_control:tinsns[3].dec_less_than_or_equal ; \opcode_control:tinsns[3].dec_less_than ; \opcode_control:tinsns[3].dec_mult ; \opcode_control:tinsns[3].dec_loadb ; \opcode_control:tinsns[3].dec_eq ; \opcode_control:tinsns[3].dec_neq_branch ; \opcode_control:tinsns[3].dec_pop_sp ; \opcode_control:tinsns[3].dec_flip ; \opcode_control:tinsns[3].dec_not ; \opcode_control:tinsns[3].dec_pop_pc_rel ; \opcode_control:tinsns[3].dec_pop_pc ; \opcode_control:tinsns[3].dec_push_sp ; \opcode_control:tinsns[3].dec_load ; \opcode_control:tinsns[3].dec_emulate ; \opcode_control:tinsns[3].dec_store_sp ; \opcode_control:tinsns[3].dec_load_sp ; \opcode_control:tinsns[3].dec_im ; \opcode_control:tinsns[3].dec_nop ; \opcode_control:tinsns[3].dec_shift ; \opcode_control:tinsns[3].dec_add_sp ; \opcode_control:tinsns[3].dec_store ; \opcode_control:tinsns[3].dec_and ; \opcode_control:tinsns[3].dec_or ; \opcode_control:tinsns[3].dec_add ; \opcode_control:tinsns[3].dec_pop ; \opcode_control:tinsns[3].dec_dup_stk_b ; \opcode_control:tinsns[3].dec_dup ; \opcode_control:tinsns[3].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[3].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[3].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[2].dec_pop_down ; \opcode_control:tinsns[2].dec_insn_fetch ; \opcode_control:tinsns[2].dec_storeb ; \opcode_control:tinsns[2].dec_break ; \opcode_control:tinsns[2].dec_sub ; \opcode_control:tinsns[2].dec_call_pc_rel ; \opcode_control:tinsns[2].dec_call ; \opcode_control:tinsns[2].dec_push_sp_add ; \opcode_control:tinsns[2].dec_u_less_than ; \opcode_control:tinsns[2].dec_u_less_than_or_equal ; \opcode_control:tinsns[2].dec_lshr ; \opcode_control:tinsns[2].dec_less_than_or_equal ; \opcode_control:tinsns[2].dec_less_than ; \opcode_control:tinsns[2].dec_mult ; \opcode_control:tinsns[2].dec_loadb ; \opcode_control:tinsns[2].dec_eq ; \opcode_control:tinsns[2].dec_neq_branch ; \opcode_control:tinsns[2].dec_pop_sp ; \opcode_control:tinsns[2].dec_flip ; \opcode_control:tinsns[2].dec_not ; \opcode_control:tinsns[2].dec_pop_pc_rel ; \opcode_control:tinsns[2].dec_pop_pc ; \opcode_control:tinsns[2].dec_push_sp ; \opcode_control:tinsns[2].dec_load ; \opcode_control:tinsns[2].dec_emulate ; \opcode_control:tinsns[2].dec_store_sp ; \opcode_control:tinsns[2].dec_load_sp ; \opcode_control:tinsns[2].dec_im ; \opcode_control:tinsns[2].dec_nop ; \opcode_control:tinsns[2].dec_shift ; \opcode_control:tinsns[2].dec_add_sp ; \opcode_control:tinsns[2].dec_store ; \opcode_control:tinsns[2].dec_and ; \opcode_control:tinsns[2].dec_or ; \opcode_control:tinsns[2].dec_add ; \opcode_control:tinsns[2].dec_pop ; \opcode_control:tinsns[2].dec_dup_stk_b ; \opcode_control:tinsns[2].dec_dup ; \opcode_control:tinsns[2].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[2].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[2].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[1].dec_pop_down ; \opcode_control:tinsns[1].dec_insn_fetch ; \opcode_control:tinsns[1].dec_storeb ; \opcode_control:tinsns[1].dec_break ; \opcode_control:tinsns[1].dec_sub ; \opcode_control:tinsns[1].dec_call_pc_rel ; \opcode_control:tinsns[1].dec_call ; \opcode_control:tinsns[1].dec_push_sp_add ; \opcode_control:tinsns[1].dec_u_less_than ; \opcode_control:tinsns[1].dec_u_less_than_or_equal ; \opcode_control:tinsns[1].dec_lshr ; \opcode_control:tinsns[1].dec_less_than_or_equal ; \opcode_control:tinsns[1].dec_less_than ; \opcode_control:tinsns[1].dec_mult ; \opcode_control:tinsns[1].dec_loadb ; \opcode_control:tinsns[1].dec_eq ; \opcode_control:tinsns[1].dec_neq_branch ; \opcode_control:tinsns[1].dec_pop_sp ; \opcode_control:tinsns[1].dec_flip ; \opcode_control:tinsns[1].dec_not ; \opcode_control:tinsns[1].dec_pop_pc_rel ; \opcode_control:tinsns[1].dec_pop_pc ; \opcode_control:tinsns[1].dec_push_sp ; \opcode_control:tinsns[1].dec_load ; \opcode_control:tinsns[1].dec_emulate ; \opcode_control:tinsns[1].dec_store_sp ; \opcode_control:tinsns[1].dec_load_sp ; \opcode_control:tinsns[1].dec_im ; \opcode_control:tinsns[1].dec_nop ; \opcode_control:tinsns[1].dec_shift ; \opcode_control:tinsns[1].dec_add_sp ; \opcode_control:tinsns[1].dec_store ; \opcode_control:tinsns[1].dec_and ; \opcode_control:tinsns[1].dec_or ; \opcode_control:tinsns[1].dec_add ; \opcode_control:tinsns[1].dec_pop ; \opcode_control:tinsns[1].dec_dup_stk_b ; \opcode_control:tinsns[1].dec_dup ; \opcode_control:tinsns[1].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[1].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[1].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[0].dec_pop_down ; \opcode_control:tinsns[0].dec_insn_fetch ; \opcode_control:tinsns[0].dec_storeb ; \opcode_control:tinsns[0].dec_break ; \opcode_control:tinsns[0].dec_sub ; \opcode_control:tinsns[0].dec_call_pc_rel ; \opcode_control:tinsns[0].dec_call ; \opcode_control:tinsns[0].dec_push_sp_add ; \opcode_control:tinsns[0].dec_u_less_than ; \opcode_control:tinsns[0].dec_u_less_than_or_equal ; \opcode_control:tinsns[0].dec_lshr ; \opcode_control:tinsns[0].dec_less_than_or_equal ; \opcode_control:tinsns[0].dec_less_than ; \opcode_control:tinsns[0].dec_mult ; \opcode_control:tinsns[0].dec_loadb ; \opcode_control:tinsns[0].dec_eq ; \opcode_control:tinsns[0].dec_neq_branch ; \opcode_control:tinsns[0].dec_pop_sp ; \opcode_control:tinsns[0].dec_flip ; \opcode_control:tinsns[0].dec_not ; \opcode_control:tinsns[0].dec_pop_pc_rel ; \opcode_control:tinsns[0].dec_pop_pc ; \opcode_control:tinsns[0].dec_push_sp ; \opcode_control:tinsns[0].dec_load ; \opcode_control:tinsns[0].dec_emulate ; \opcode_control:tinsns[0].dec_store_sp ; \opcode_control:tinsns[0].dec_load_sp ; \opcode_control:tinsns[0].dec_im ; \opcode_control:tinsns[0].dec_nop ; \opcode_control:tinsns[0].dec_shift ; \opcode_control:tinsns[0].dec_add_sp ; \opcode_control:tinsns[0].dec_store ; \opcode_control:tinsns[0].dec_and ; \opcode_control:tinsns[0].dec_or ; \opcode_control:tinsns[0].dec_add ; \opcode_control:tinsns[0].dec_pop ; \opcode_control:tinsns[0].dec_dup_stk_b ; \opcode_control:tinsns[0].dec_dup ; \opcode_control:tinsns[0].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[0].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[0].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------+---------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+----------------------------------+------------------------------------------+-----------------------------------+------------------------------------------+------------------------------------------+---------------------------------------------------+-----------------------------------+-------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+---------------------------------+-----------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------------+-------------------------------------+--------------------------------------+-----------------------------------+--------------------------------------+---------------------------------------+--------------------------------------+---------------------------------+----------------------------------+------------------------------------+-------------------------------------+------------------------------------+----------------------------------+---------------------------------+----------------------------------+----------------------------------+----------------------------------------+----------------------------------+--------------------------------------+
; Name                                              ; \opcode_control:tdecoded.dec_pop_down ; \opcode_control:tdecoded.dec_insn_fetch ; \opcode_control:tdecoded.dec_storeb ; \opcode_control:tdecoded.dec_break ; \opcode_control:tdecoded.dec_sub ; \opcode_control:tdecoded.dec_call_pc_rel ; \opcode_control:tdecoded.dec_call ; \opcode_control:tdecoded.dec_push_sp_add ; \opcode_control:tdecoded.dec_u_less_than ; \opcode_control:tdecoded.dec_u_less_than_or_equal ; \opcode_control:tdecoded.dec_lshr ; \opcode_control:tdecoded.dec_less_than_or_equal ; \opcode_control:tdecoded.dec_less_than ; \opcode_control:tdecoded.dec_mult ; \opcode_control:tdecoded.dec_loadb ; \opcode_control:tdecoded.dec_eq ; \opcode_control:tdecoded.dec_neq_branch ; \opcode_control:tdecoded.dec_pop_sp ; \opcode_control:tdecoded.dec_flip ; \opcode_control:tdecoded.dec_not ; \opcode_control:tdecoded.dec_pop_pc_rel ; \opcode_control:tdecoded.dec_pop_pc ; \opcode_control:tdecoded.dec_push_sp ; \opcode_control:tdecoded.dec_load ; \opcode_control:tdecoded.dec_emulate ; \opcode_control:tdecoded.dec_store_sp ; \opcode_control:tdecoded.dec_load_sp ; \opcode_control:tdecoded.dec_im ; \opcode_control:tdecoded.dec_nop ; \opcode_control:tdecoded.dec_shift ; \opcode_control:tdecoded.dec_add_sp ; \opcode_control:tdecoded.dec_store ; \opcode_control:tdecoded.dec_and ; \opcode_control:tdecoded.dec_or ; \opcode_control:tdecoded.dec_add ; \opcode_control:tdecoded.dec_pop ; \opcode_control:tdecoded.dec_dup_stk_b ; \opcode_control:tdecoded.dec_dup ; \opcode_control:tdecoded.dec_add_top ;
+---------------------------------------------------+---------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+----------------------------------+------------------------------------------+-----------------------------------+------------------------------------------+------------------------------------------+---------------------------------------------------+-----------------------------------+-------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+---------------------------------+-----------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------------+-------------------------------------+--------------------------------------+-----------------------------------+--------------------------------------+---------------------------------------+--------------------------------------+---------------------------------+----------------------------------+------------------------------------+-------------------------------------+------------------------------------+----------------------------------+---------------------------------+----------------------------------+----------------------------------+----------------------------------------+----------------------------------+--------------------------------------+
; \opcode_control:tdecoded.dec_add_top              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 0                                    ;
; \opcode_control:tdecoded.dec_dup                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 1                                ; 1                                    ;
; \opcode_control:tdecoded.dec_dup_stk_b            ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 1                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 1                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_add                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 1                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_or                   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 1                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_and                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 1                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_store                ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 1                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_add_sp               ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 1                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_shift                ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 1                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_nop                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 1                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_im                   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 1                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_load_sp              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 1                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_store_sp             ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 1                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_emulate              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 1                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_load                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 1                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_push_sp              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 1                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_pc               ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 1                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_pc_rel           ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 1                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_not                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 1                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_flip                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 1                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_sp               ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 1                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_neq_branch           ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 1                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_eq                   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 1                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_loadb                ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 1                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_mult                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 1                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_less_than            ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 1                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_less_than_or_equal   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 1                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_lshr                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 1                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_u_less_than_or_equal ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 1                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_u_less_than          ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 1                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_push_sp_add          ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 1                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_call                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 1                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_call_pc_rel          ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 1                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_sub                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 1                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_break                ; 0                                     ; 0                                       ; 0                                   ; 1                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_storeb               ; 0                                     ; 0                                       ; 1                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_insn_fetch           ; 0                                     ; 1                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_down             ; 1                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
+---------------------------------------------------+---------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+----------------------------------+------------------------------------------+-----------------------------------+------------------------------------------+------------------------------------------+---------------------------------------------------+-----------------------------------+-------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+---------------------------------+-----------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------------+-------------------------------------+--------------------------------------+-----------------------------------+--------------------------------------+---------------------------------------+--------------------------------------+---------------------------------+----------------------------------+------------------------------------+-------------------------------------+------------------------------------+----------------------------------+---------------------------------+----------------------------------+----------------------------------+----------------------------------------+----------------------------------+--------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------+----------------------+-----------------------+-------------------------+-------------------------+-------------------------+-------------------------+------------------------+---------------------------+----------------------+------------------------+-----------------------+--------------------------+-----------------------------+------------------------------+---------------------------+------------------------------+--------------------+-------------------------+--------------------+
; Name                         ; theCpuCycle.cycleEnd ; theCpuCycle.cycleJump ; theCpuCycle.cycleStack4 ; theCpuCycle.cycleStack3 ; theCpuCycle.cycleStack2 ; theCpuCycle.cycleStack1 ; theCpuCycle.cycleWrite ; theCpuCycle.cyclePreWrite ; theCpuCycle.cycleRmw ; theCpuCycle.cycleRead2 ; theCpuCycle.cycleRead ; theCpuCycle.cyclePreRead ; theCpuCycle.cycleBranchPage ; theCpuCycle.cycleBranchTaken ; theCpuCycle.cycleIndirect ; theCpuCycle.cyclePreIndirect ; theCpuCycle.cycle3 ; theCpuCycle.opcodeFetch ; theCpuCycle.cycle2 ;
+------------------------------+----------------------+-----------------------+-------------------------+-------------------------+-------------------------+-------------------------+------------------------+---------------------------+----------------------+------------------------+-----------------------+--------------------------+-----------------------------+------------------------------+---------------------------+------------------------------+--------------------+-------------------------+--------------------+
; theCpuCycle.cycle2           ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 0                  ;
; theCpuCycle.opcodeFetch      ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 1                       ; 1                  ;
; theCpuCycle.cycle3           ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 1                  ; 0                       ; 1                  ;
; theCpuCycle.cyclePreIndirect ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 1                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleIndirect    ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 1                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleBranchTaken ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 1                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleBranchPage  ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 1                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cyclePreRead     ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 1                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleRead        ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 1                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleRead2       ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 1                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleRmw         ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 1                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cyclePreWrite    ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 1                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleWrite       ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 1                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack1      ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 1                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack2      ; 0                    ; 0                     ; 0                       ; 0                       ; 1                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack3      ; 0                    ; 0                     ; 0                       ; 1                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack4      ; 0                    ; 0                     ; 1                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleJump        ; 0                    ; 1                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleEnd         ; 1                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
+------------------------------+----------------------+-----------------------+-------------------------+-------------------------+-------------------------+-------------------------+------------------------+---------------------------+----------------------+------------------------+-----------------------+--------------------------+-----------------------------+------------------------------+---------------------------+------------------------------+--------------------+-------------------------+--------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|sd_card:my_sd_card|write_state                                                                                                                                                                                              ;
+---------------------------------+---------------------------+---------------------------------+--------------------------------+--------------------------------+--------------------------------+---------------------------------+---------------------------+
; Name                            ; write_state.WR_STATE_BUSY ; write_state.WR_STATE_SEND_DRESP ; write_state.WR_STATE_RECV_CRC1 ; write_state.WR_STATE_RECV_CRC0 ; write_state.WR_STATE_RECV_DATA ; write_state.WR_STATE_EXP_DTOKEN ; write_state.WR_STATE_IDLE ;
+---------------------------------+---------------------------+---------------------------------+--------------------------------+--------------------------------+--------------------------------+---------------------------------+---------------------------+
; write_state.WR_STATE_IDLE       ; 0                         ; 0                               ; 0                              ; 0                              ; 0                              ; 0                               ; 0                         ;
; write_state.WR_STATE_EXP_DTOKEN ; 0                         ; 0                               ; 0                              ; 0                              ; 0                              ; 1                               ; 1                         ;
; write_state.WR_STATE_RECV_DATA  ; 0                         ; 0                               ; 0                              ; 0                              ; 1                              ; 0                               ; 1                         ;
; write_state.WR_STATE_RECV_CRC0  ; 0                         ; 0                               ; 0                              ; 1                              ; 0                              ; 0                               ; 1                         ;
; write_state.WR_STATE_RECV_CRC1  ; 0                         ; 0                               ; 1                              ; 0                              ; 0                              ; 0                               ; 1                         ;
; write_state.WR_STATE_SEND_DRESP ; 0                         ; 1                               ; 0                              ; 0                              ; 0                              ; 0                               ; 1                         ;
; write_state.WR_STATE_BUSY       ; 1                         ; 0                               ; 0                              ; 0                              ; 0                              ; 0                               ; 1                         ;
+---------------------------------+---------------------------+---------------------------------+--------------------------------+--------------------------------+--------------------------------+---------------------------------+---------------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mist|sd_card:my_sd_card|read_state                                                                                                                                                         ;
+--------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------------------------+-----------------------------+--------------------------+
; Name                           ; read_state.RD_STATE_SEND_CRC1 ; read_state.RD_STATE_SEND_CRC0 ; read_state.RD_STATE_SEND_DATA ; read_state.RD_STATE_SEND_TOKEN ; read_state.RD_STATE_WAIT_IO ; read_state.RD_STATE_IDLE ;
+--------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------------------------+-----------------------------+--------------------------+
; read_state.RD_STATE_IDLE       ; 0                             ; 0                             ; 0                             ; 0                              ; 0                           ; 0                        ;
; read_state.RD_STATE_WAIT_IO    ; 0                             ; 0                             ; 0                             ; 0                              ; 1                           ; 1                        ;
; read_state.RD_STATE_SEND_TOKEN ; 0                             ; 0                             ; 0                             ; 1                              ; 0                           ; 1                        ;
; read_state.RD_STATE_SEND_DATA  ; 0                             ; 0                             ; 1                             ; 0                              ; 0                           ; 1                        ;
; read_state.RD_STATE_SEND_CRC0  ; 0                             ; 1                             ; 0                             ; 0                              ; 0                           ; 1                        ;
; read_state.RD_STATE_SEND_CRC1  ; 1                             ; 0                             ; 0                             ; 0                              ; 0                           ; 1                        ;
+--------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------------------------+-----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Protected by Synthesis                                                                                                             ;
+------------------------------+------------------------------------------------------------------+--------------------------------------------+
; Register Name                ; Protected by Synthesis Attribute or Preserve Register Assignment ; Not to be Touched by Netlist Optimizations ;
+------------------------------+------------------------------------------------------------------+--------------------------------------------+
; sd_card:my_sd_card|rd_io_ack ; yes                                                              ; yes                                        ;
; sd_card:my_sd_card|wr_io_ack ; yes                                                              ; yes                                        ;
+------------------------------+------------------------------------------------------------------+--------------------------------------------+


+------------------------------------------------------------+
; Logic Cells Representing Combinational Loops               ;
+--------------------------------------------------------+---+
; Logic Cell Name                                        ;   ;
+--------------------------------------------------------+---+
; user_io:my_user_io|comb~1                              ;   ;
; Number of logic cells representing combinational loops ; 1 ;
+--------------------------------------------------------+---+
Note: All cells listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                                    ; Reason for Removal                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|short_write_r                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; sdram_statemachine:sdram_adaptor|cs_n_reg                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[0]                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[1]                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[2]                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[3]                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|nmist_reg[5]                                                ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|halt_dly                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|so_reg                               ; Lost fanout                                                                                                                                                   ;
; user_io:my_user_io|serial_out_wptr[0..5]                                                                                                         ; Stuck at GND due to stuck port clock                                                                                                                          ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|control_pressed_reg        ; Lost fanout                                                                                                                                                   ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|csync_reg                                                     ; Lost fanout                                                                                                                                                   ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay|shift_reg[0..14]                       ; Lost fanout                                                                                                                                                   ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theOpcode[0..4]                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|mosi~en                                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[0..3,5,6]                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[1..3,5,6,8..30]                                                         ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; sd_card:my_sd_card|reply[1,3..5,7]                                                                                                               ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; sd_card:my_sd_card|reply_len[0,1,3]                                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[4]                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[0]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[3]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[0]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[2]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[0]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[1]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[1]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[3]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[1]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[2]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[2]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[3]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[4,6]                                      ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[7]                                         ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[0..2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[3]                                         ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[2][1]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[3][1]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[2][0]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[3][0]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[1][1]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[2][1]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[1][0]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[2][0]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[0][1]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[1][1]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[0][0]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[1][0]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|cycle_delay_reg             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[8]                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_control_reg[4]                                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|cb2_edge_reg                                                     ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|ca2_edge_reg                                                    ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|porta_control_reg[4]                                             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|ca1_edge_reg                                                    ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|porta_control_reg[0]                                             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|cb1_edge_reg                                                    ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_control_reg[0]                                             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|cycle_delay_reg ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[8]     ;
; hq_dac:dac_left|r_data_fwd_p1[0]                                                                                                                 ; Merged with hq_dac:dac_right|r_data_fwd_p1[0]                                                                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[5]                                        ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[7]                                         ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[1..5]    ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[1..7]    ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0]        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[1]               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]                ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[0]     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[0]      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[0]     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[0]      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[0]                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[0]      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[0]                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[0]      ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[0]                               ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[0]      ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[0]                               ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[0]      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[1]     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[1]      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[1]     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[1]      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[1]                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[1]      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[1]                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[1]      ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[1]                               ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[1]      ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[1]                               ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[1]      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[2]     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[2]      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[2]     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[2]      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[2]                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[2]      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[2]                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[2]      ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[2]                               ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[2]      ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[2]                               ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[2]      ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[1..3]                                                                 ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[0]                                                                     ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CB1_reg                                                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|clock_reg                                       ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|clock_reg                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|clock_sync_reg                                              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|clock_sync_reg                                   ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[4]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[4]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[4]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[4]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[3]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[3]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[3]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[3]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[2]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[2]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[2]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[2]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[1]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[1]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[1]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[1]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[0]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[0]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[0]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[0]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|enabled_out_reg                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|enabled_out_reg ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|enabled_out_reg                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|enabled_out_reg ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|enabled_out_reg                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|enabled_out_reg ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|enabled_out_reg                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|enabled_out_reg ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[6]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[6]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[6]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[6]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[6]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[6]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[5]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[5]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[5]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[5]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[5]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[5]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[4]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[4]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[4]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[4]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[4]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[4]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[3]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[3]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[3]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[3]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[3]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[3]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[2]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[2]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[2]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[2]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[2]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[2]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[1]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[1]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[1]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[1]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[1]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[1]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[0]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[0]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[0]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[0]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[0]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[0]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|enabled_out_reg                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|enabled_out_reg                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|enabled_out_reg                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|enabled_out_reg                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|enabled_out_reg                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|enabled_out_reg                                 ;
; sd_card:my_sd_card|reply0[1..5,7]                                                                                                                ; Merged with sd_card:my_sd_card|reply0[0]                                                                                                                      ;
; sd_card:my_sd_card|reply1[0..7]                                                                                                                  ; Merged with sd_card:my_sd_card|reply0[0]                                                                                                                      ;
; sd_card:my_sd_card|reply2[1..7]                                                                                                                  ; Merged with sd_card:my_sd_card|reply0[0]                                                                                                                      ;
; sd_card:my_sd_card|reply3[0,2,4,6]                                                                                                               ; Merged with sd_card:my_sd_card|reply0[0]                                                                                                                      ;
; sd_card:my_sd_card|reply3[1,3,5,7]                                                                                                               ; Merged with sd_card:my_sd_card|reply2[0]                                                                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|continue                                                                          ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; hq_dac:dac_right|r_data_fwd_p1[0]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; sd_card:my_sd_card|reply0[0]                                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|irq_reg                    ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|irqst_reg[6]                                                              ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|keyboard_overrun_reg                                                      ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]       ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0]       ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]               ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; hq_dac:dac_right|r_data_fwd_p1[1]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; hq_dac:dac_left|r_data_fwd_p1[1]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|key_held_reg               ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[31]                                                                     ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|slave[0]                                                                           ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[4]                                                                                         ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[7]                                                                                          ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[0]                                                                    ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|slave[0]                                                                           ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_addr_reg                                                                                             ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|shift_pressed_reg          ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPU_16BIT_WRITE_ENABLE_reg                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_pressed_reg          ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_irq_reg              ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[0..5]           ; Lost fanout                                                                                                                                                   ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|width_16bit_reg                                     ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|irqen_reg[7]                                                              ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|irqst_reg[7]                                                              ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|result_reg[4]                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; sd_card:my_sd_card|cmd[7]                                                                                                                        ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[7]                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[0]                                                                      ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|slave[0]                                                                           ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[8]                           ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[4]                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_idle                                                                              ; Lost fanout                                                                                                                                                   ;
; sd_card:my_sd_card|write_state~6                                                                                                                 ; Lost fanout                                                                                                                                                   ;
; sd_card:my_sd_card|write_state~7                                                                                                                 ; Lost fanout                                                                                                                                                   ;
; sd_card:my_sd_card|write_state~8                                                                                                                 ; Lost fanout                                                                                                                                                   ;
; sd_card:my_sd_card|read_state~8                                                                                                                  ; Lost fanout                                                                                                                                                   ;
; sd_card:my_sd_card|read_state~9                                                                                                                  ; Lost fanout                                                                                                                                                   ;
; sd_card:my_sd_card|read_state~10                                                                                                                 ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_mult2                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_binary_op_res                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_add_top                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_dup                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_dup_stk_b                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_add                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_or                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_and                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_store                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_add_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_shift                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_nop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_im                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_load_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_store_sp                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_emulate                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_load                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_push_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_pc                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_not                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_flip                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_neq_branch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_eq                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_loadb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_mult                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_less_than                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_less_than_or_equal                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_lshr                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_u_less_than_or_equal                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_u_less_than                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_push_sp_add                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_call                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_call_pc_rel                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_sub                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_break                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_storeb                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_insn_fetch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_down                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_add_top                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_dup                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_dup_stk_b                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_add                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_or                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_and                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_store                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_add_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_shift                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_nop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_im                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_load_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_store_sp                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_emulate                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_load                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_push_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_pc                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_not                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_flip                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_neq_branch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_eq                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_loadb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_mult                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_less_than                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_less_than_or_equal                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_lshr                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_u_less_than_or_equal                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_u_less_than                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_push_sp_add                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_call                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_call_pc_rel                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_sub                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_break                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_storeb                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_insn_fetch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_down                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_add_top                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_dup                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_dup_stk_b                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_add                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_or                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_and                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_store                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_add_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_shift                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_nop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_im                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_load_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_store_sp                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_emulate                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_load                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_push_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_pc                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_not                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_flip                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_neq_branch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_eq                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_loadb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_mult                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_less_than                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_less_than_or_equal                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_lshr                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_u_less_than_or_equal                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_u_less_than                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_push_sp_add                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_call                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_call_pc_rel                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_sub                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_break                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_storeb                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_insn_fetch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_down                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_add_top                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_dup                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_dup_stk_b                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_add                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_or                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_and                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_store                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_add_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_shift                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_nop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_im                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_load_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_store_sp                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_emulate                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_load                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_push_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_pc                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_not                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_flip                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_neq_branch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_eq                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_loadb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_mult                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_less_than                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_less_than_or_equal                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_lshr                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_u_less_than_or_equal                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_u_less_than                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_push_sp_add                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_call                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_call_pc_rel                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_sub                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_break                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_storeb                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_insn_fetch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_down                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_add_top                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_dup                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_dup_stk_b                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_add                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_or                                                            ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_and                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_store                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_add_sp                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_shift                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_nop                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_im                                                            ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_load_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_store_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_emulate                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_load                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_push_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_pc                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_pc_rel                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_not                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_flip                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_sp                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_neq_branch                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_eq                                                            ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_loadb                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_mult                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_less_than                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_less_than_or_equal                                            ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_lshr                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_u_less_than_or_equal                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_u_less_than                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_push_sp_add                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_call                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_call_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_sub                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_break                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_storeb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_insn_fetch                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_down                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_mult3                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_binary_op_res2                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_mult4                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add_sp                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_and                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_break                                                                         ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_call                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_call_pc_rel                                                                   ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_dup                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_dup_stk_b                                                                     ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_emulate                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_eq                                                                            ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_flip                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_im                                                                            ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_less_than                                                                     ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_less_than_or_equal                                                            ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_load                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_load_sp                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_loadb                                                                         ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_lshr                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_mult                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_neq_branch                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_nop                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_not                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_or                                                                            ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_down                                                                      ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_pc                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_pc_rel                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_sp                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_push_sp                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_push_sp_add                                                                   ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_shift                                                                         ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_store                                                                         ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_store_sp                                                                      ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_storeb                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_sub                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_u_less_than                                                                   ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_u_less_than_or_equal                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[1].dec_insn_fetch                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[2].dec_insn_fetch                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[3].dec_insn_fetch                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[0]                                          ; Merged with enable_divider:enable_179_clock_div_zpu_pokey|count_reg[0]                                                                                        ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[1]                                          ; Merged with enable_divider:enable_179_clock_div_zpu_pokey|count_reg[1]                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add_top                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_insn_fetch                                                                     ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer|value_reg[6,7]     ; Lost fanout                                                                                                                                                   ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[0]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[0]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[0]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[0]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[1]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[1]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[1]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[1]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[2]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[2]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[2]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[2]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[3]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[3]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[3]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[3]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[4]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[4]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[4]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[4]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[5]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[5]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[5]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[5]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; Total Number of Removed Registers = 667                                                                                                          ;                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                              ; Reason for Removal        ; Registers Removed due to This Register                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------------------------------------------------------------------------------------------------------------------------+
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|short_write_r                                                                        ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[6],                                                                            ;
;                                                                                                                                            ; due to stuck port data_in ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[5],                                                                            ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[3],                                                                            ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[2],                                                                            ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[1],                                                                            ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[0],                                                                            ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[6],                                                         ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[5],                                                         ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[3],                                                         ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[2],                                                         ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[1],                                                         ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_glue:zpu_and_glue|ZPU_16BIT_WRITE_ENABLE_reg,                                                                        ;
;                                                                                                                                            ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|width_16bit_reg,                        ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_glue:zpu_and_glue|result_reg[4]                                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|control_pressed_reg  ; Lost Fanouts              ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[5], ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[4], ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[3], ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[2], ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[1], ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[0]  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[0]                       ; Stuck at GND              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[1],                ;
;                                                                                                                                            ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[2],                ;
;                                                                                                                                            ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[3],                ;
;                                                                                                                                            ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[4],                ;
;                                                                                                                                            ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[5]                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[0]                       ; Stuck at GND              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[1],                ;
;                                                                                                                                            ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[2],                ;
;                                                                                                                                            ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[3],                ;
;                                                                                                                                            ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[4],                ;
;                                                                                                                                            ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[5]                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[0]                       ; Stuck at GND              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[1],                ;
;                                                                                                                                            ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[2],                ;
;                                                                                                                                            ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[3],                ;
;                                                                                                                                            ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[4],                ;
;                                                                                                                                            ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[5]                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[0]                       ; Stuck at GND              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[1],                ;
;                                                                                                                                            ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[2],                ;
;                                                                                                                                            ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[3],                ;
;                                                                                                                                            ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[4],                ;
;                                                                                                                                            ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[5]                 ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_pressed_reg    ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_irq_reg, ;
;                                                                                                                                            ; due to stuck port data_in ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|irqen_reg[7],                                                 ;
;                                                                                                                                            ;                           ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|irqst_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|csync_reg                                               ; Lost Fanouts              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay|shift_reg[0]               ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[30]                                                               ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|continue                                                              ;
;                                                                                                                                            ; due to stuck port data_in ;                                                                                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|irq_reg              ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|keyboard_overrun_reg                                          ;
;                                                                                                                                            ; due to stuck port data_in ;                                                                                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0] ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|key_held_reg   ;
;                                                                                                                                            ; due to stuck port data_in ;                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 5660  ;
; Number of registers using Synchronous Clear  ; 127   ;
; Number of registers using Synchronous Load   ; 251   ;
; Number of registers using Asynchronous Clear ; 3399  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 3395  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                                                    ; Fan out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]                       ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]                       ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]                       ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]                       ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]                       ; 2       ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[0]                                                                                                           ; 3       ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[1]                                                                                                           ; 3       ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[4]                                                                                                           ; 2       ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[2]                                                                                                           ; 2       ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[3]                                                                                                           ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[4]                                                              ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[5]                                                              ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[6]                                                              ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[7]                                                              ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[2]                                                              ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[3]                                                              ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|sio_out_reg                                                                     ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|ss_n[0]                                                                                               ; 25      ;
; sdram_statemachine:sdram_adaptor|sdram_state_reg[0]                                                                                                                  ; 24      ;
; sdram_statemachine:sdram_adaptor|dqm_mask_sreg[3]                                                                                                                    ; 1       ;
; sdram_statemachine:sdram_adaptor|dqm_mask_sreg[1]                                                                                                                    ; 1       ;
; sdram_statemachine:sdram_adaptor|dqm_mask_sreg[2]                                                                                                                    ; 1       ;
; sdram_statemachine:sdram_adaptor|dqm_mask_sreg[0]                                                                                                                    ; 26      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serial_out_reg                                                                  ; 3       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|slave[0]                                                                                              ; 5       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[0]                                                                                              ; 3       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[31]                                                                                             ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|busy                                                                                                  ; 49      ;
; sd_card:my_sd_card|byte_cnt[1]                                                                                                                                       ; 13      ;
; sd_card:my_sd_card|byte_cnt[2]                                                                                                                                       ; 13      ;
; sd_card:my_sd_card|byte_cnt[0]                                                                                                                                       ; 12      ;
; sd_card:my_sd_card|byte_cnt[3]                                                                                                                                       ; 8       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[7]                                                              ; 5       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[7]                                                                 ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[0]                                                              ; 6       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[0]                                                                 ; 5       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[5]                                                              ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[5]                                                                 ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[4]                                                              ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[4]                                                                 ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[6]                                                              ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[6]                                                                 ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_enable                                           ; 8       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|sic_axxx_enable                                      ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[1]                                                              ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[1]                                                                 ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[3]                                                              ; 5       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[3]                                                                 ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[2]                                                              ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[2]                                                                 ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[7]                                                                                                             ; 5       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[3]                                                                                                        ; 9       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[4]                                                                                                        ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[5]                                                                                                        ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[15]                                                                                                       ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[14]                                                                                                       ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[13]                                                                                                       ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[12]                                                                                                       ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[11]                                                                                                       ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[10]                                                                                                       ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[9]                                                                                                        ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[8]                                                                                                        ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[7]                                                                                                        ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[6]                                                                                                        ; 7       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|instruction_type_reg[2]                                                         ; 10      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[13]                                   ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[5]             ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[5]                                                                    ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[5]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[13]                       ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[5] ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[3]             ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[3]                                                                    ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[11]                                   ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[3]                                                        ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[11]                       ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[3] ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|consol_output_reg[2]                                                              ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[2]             ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[2] ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[1]                                                        ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[9]                        ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[1] ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[9]                                    ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[1]             ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|consol_output_reg[1]                                                              ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|consol_output_reg[0]                                                              ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0] ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0]             ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[4]             ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[4]                                                                    ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[4]                                                        ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[4] ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[7]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[15]                       ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[7] ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[7]                                                                    ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[15]                                   ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[7]             ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[6]                                                        ; 4       ;
; Total number of inverted registers = 173*                                                                                                                            ;         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
* Table truncated at 100 items. To change the number of inverted registers reported, set the "Number of Inverted Registers Reported" option under Assignments->Settings->Analysis and Synthesis Settings->More Settings


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Physical Synthesis Netlist Optimizations                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------+
; Node                                                                                                                                                                                                                 ; Action           ; Reason              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------+
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|Equal6~0_OTERM111                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|Mux14~0                                                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|Mux14~0_OTERM1579                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|Mux14~0_RTM01581                                                                                     ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|Mux14~0_RTM01581                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|Mux34~3_OTERM113                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|Mux34~4_OTERM115                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|Mux35~3                                                                                              ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|Mux35~7                                                                                              ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|Mux36~1                                                                                              ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|Mux36~1_RTM01580                                                                                     ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_bank[13]_OTERM389                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_bank[14]_OTERM387                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_bank[15]_OTERM385                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_bank[16]_OTERM383                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_bank[17]_OTERM381                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_bank[18]_OTERM379                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_bank[19]_OTERM377                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_bank[20]_OTERM391                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_bank~4_OTERM109                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_bank~15                                                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_bank~43                                                                                          ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_bank~44                                                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|config_io~1                                                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|oss_bank[0]_OTERM365                                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|oss_bank[1]_OTERM363                                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|oss_bank~3                                                                                           ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|sic_8xxx_enable_OTERM375                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|sic_axxx_enable_OTERM367                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Equal0~0                                                                                                                ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Equal0~0_OTERM1583                                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Equal0~0_RTM01585                                                                                                       ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Equal0~0_RTM01585                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Equal0~1                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Equal0~1_RTM01584                                                                                                       ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Equal0~2                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux20~5                                                                                            ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux20~5_RESYN3450_BDD3451                                                                          ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux22~2                                                                                            ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux22~2_RESYN3448_BDD3449                                                                          ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|access_type[0]~6                                                                                   ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|access_type[0]~6_RESYN3452_BDD3453                                                                 ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|ram_bank[12]_OTERM401                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|ram_bank[13]_OTERM397                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|ram_bank[14]_OTERM393                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|ram_bank[15]_OTERM395                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|ram_bank[16]_OTERM399                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|ram_bank~4                                                                                         ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|ram_bank~5                                                                                         ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|rom_bank[13]_OTERM373                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|rom_bank[14]_OTERM369                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|rom_bank[15]_OTERM371                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|MEMORY_DATA[4]~41                                                                                                       ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|MEMORY_DATA[4]~43                                                                                                       ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|MEMORY_DATA[4]~46                                                                                                       ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux67~1                                                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux67~2                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux67~2_RESYN3438_BDD3439                                                                                               ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux67~2_RESYN3440_BDD3441                                                                                               ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux68~3                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux70~1                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux71~4                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux71~5                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux72~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux73~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux74~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux75~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux76~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux77~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux78~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux79~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux80~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux81~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux82~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux83~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux84~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux85~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux86~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux87~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux88~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux89~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux90~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux91~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux92~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux93~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux94~0                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux95~1                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux96~1                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux97~1                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux97~1_RTM094                                                                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux98~1                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux99~1                                                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux100~1                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux101~1                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux102~1                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux103~2                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux104~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux105~2                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux106~2                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux107~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux108~2                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux109~4                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux109~5                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux110~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux111~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux111~0_RESYN3436_BDD3437                                                                                              ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux111~1                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux111~2                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux112~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux112~1                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux113~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux113~1                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux114~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux115~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux116~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux116~0_RTM098                                                                                                         ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux116~1                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux117~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux118~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux118~1                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux119~4                                                                                                                ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux119~4_OTERM97                                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux119~4_RTM099                                                                                                         ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux119~4_RTM099                                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux119~5                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux119~7                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux120~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux120~1                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux121~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux122~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux122~1                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux127~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux131~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux132~4                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux132~5                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux144~0                                                                                                                ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux144~1                                                                                                                ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux144~2                                                                                                                ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux144~3                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux144~3_RESYN3454_BDD3455                                                                                              ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux144~3_RESYN3456_BDD3457                                                                                              ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux144~3_RESYN3458_BDD3459                                                                                              ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux144~3_RESYN3460_BDD3461                                                                                              ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux144~3_RESYN3462_BDD3463                                                                                              ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux158~8                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux160~8                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux233~0                                                                                                                ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~10                                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~10_OTERM117                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~10_RTM0119                                                                                               ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~10_RTM0119                                                                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~11                                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~11_OTERM121                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~11_OTERM169                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~11_RTM0123                                                                                               ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~11_RTM0123                                                                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~11_RTM0123_RTM0170                                                                                       ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~11_RTM0171                                                                                               ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~11_RTM0171                                                                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~12                                                                                                       ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~12_RESYN3442_BDD3443                                                                                     ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~12_RTM0118                                                                                               ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[19]~12_RTM0122                                                                                               ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_REQUEST~0                                                                                                         ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_REQUEST~0_RESYN3466_BDD3467                                                                                       ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_REQUEST~0_RESYN3468_BDD3469                                                                                       ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|WideOr3~0                                                                                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|WideOr3~1                                                                                                               ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|WideOr3~1_RESYN3444_BDD3445                                                                                             ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|WideOr3~1_RESYN3446_BDD3447                                                                                             ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|emu_cart_s4_n~3                                                                                                         ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|emu_cart_s5_n~0                                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|emu_cart_s5_n~1                                                                                                         ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|emu_cart_s5_n~1_RESYN3464_BDD3465                                                                                       ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|process_4~3                                                                                                             ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|Add1~1                                                                                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|Mux49~3                                                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|Mux49~5                                                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|Mux50~5                                                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|Mux50~6                                                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|Mux52~6                                                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|Mux52~7                                                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[10]~3                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[11]~4                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[12]~6                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[13]~7                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[14]~5                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[15]~0                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|Add0~1                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|Add0~11                                                                                 ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_next~19                                                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_next~21                                                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_next~34                                                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_next~42                                                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[0]                                                                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[0]_NEW_REG260_OTERM2273                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[0]_OTERM261                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[1]                                                                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[1]_NEW_REG262_OTERM2271                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[1]_OTERM263                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[2]                                                                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[2]_NEW_REG264_OTERM2269                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[2]_OTERM265                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[3]                                                                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[3]_NEW_REG292_OTERM2255                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[3]_OTERM293                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[4]                                                                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[4]_NEW_REG268_OTERM2265                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[4]_OTERM269                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[5]                                                                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[5]_NEW_REG256_OTERM2277                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[5]_NEW_REG258_OTERM2275                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[5]_OTERM255                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[5]_OTERM257                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[5]_OTERM259                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[6]                                                                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[6]_NEW_REG270_OTERM2263                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[6]_OTERM271                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[7]_NEW2244_RESYN3520_BDD3521                                                                                    ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[7]_NEW2244_RESYN3522_BDD3523                                                                                    ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[7]_NEW2244_RESYN3524_BDD3525                                                                                    ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[7]_NEW2244_RESYN3526_BDD3527                                                                                    ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[7]_NEW2244_RESYN3528_BDD3529                                                                                    ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[7]_NEW2244_RESYN3532_BDD3533                                                                                    ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[7]_OTERM2245                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[7]~3                                                                                                            ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[8]_OTERM1307                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[8]_OTERM2247                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[9]_NEW2248_RESYN3534_BDD3535                                                                                    ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[9]_NEW2248_RESYN3536_BDD3537                                                                                    ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[9]_NEW2248_RESYN3538_BDD3539                                                                                    ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[9]_NEW2248_RESYN3540_BDD3541                                                                                    ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[9]_NEW2248_RESYN3542_BDD3543                                                                                    ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[9]_NEW2248_RESYN3546_BDD3547                                                                                    ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[9]_OTERM2249                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[9]~1                                                                                                            ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[10]_NEW2250_RESYN3548_BDD3549                                                                                   ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[10]_NEW2250_RESYN3550_BDD3551                                                                                   ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[10]_NEW2250_RESYN3552_BDD3553                                                                                   ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[10]_NEW2250_RESYN3554_BDD3555                                                                                   ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[10]_NEW2250_RESYN3556_BDD3557                                                                                   ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[10]_NEW2250_RESYN3558_BDD3559                                                                                   ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[10]_OTERM2251                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[10]~2                                                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[11]                                                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[11]_NEW_REG266_OTERM2267                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[11]_OTERM267                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[12]                                                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[12]_NEW_REG278_OTERM2261                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[12]_OTERM279                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[13]                                                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[13]_NEW_REG290_OTERM2257                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[13]_OTERM291                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[14]                                                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[14]_NEW_REG288_OTERM2259                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[14]_OTERM289                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[15]                                                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[15]_NEW_REG298_OTERM2253                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[15]_OTERM299                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_cache_reg[0]_OTERM679                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_cache_reg[1]_OTERM681                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_cache_reg[2]_OTERM683                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_cache_reg[3]_OTERM685                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_cache_reg[4]_OTERM677                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_cache_reg[5]_OTERM675                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_cache_reg[6]_OTERM671                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_cache_reg[7]_OTERM673                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_fetch_out                                                                                                                   ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_fetch_out_OTERM93                                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_fetch_out_RTM095                                                                                                            ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_fetch_out_RTM095                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|hcount_next[0]~1                                                                                                                ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|hcount_next[0]~2                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|refresh_pending_reg                                                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|refresh_pending_reg_OTERM1573                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|refresh_pending_reg_OTERM1575                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|refresh_pending_reg_OTERM1577                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_amm:auto_generated|cntr_mpf:cntr1|counter_comb_bita0~COUT ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_amm:auto_generated|cntr_mpf:cntr1|counter_reg_bit[0]~0    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_4mm:auto_generated|cntr_gpf:cntr1|counter_comb_bita0~COUT ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_4mm:auto_generated|cntr_gpf:cntr1|counter_reg_bit[0]~0    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[0]_OTERM421                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[1]_OTERM423                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[2]_OTERM425                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[3]_OTERM419                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[4]_OTERM413                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[5]_OTERM417                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[6]                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[6]_OTERM415                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[6]_OTERM2205                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[6]_OTERM2207                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[7]                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[7]_OTERM411                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[7]_OTERM2133                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[7]_OTERM2135                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|A[7]_OTERM2137                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3~9                                                                                                   ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3~10                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3~11                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3~11_RESYN3492_BDD3493                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3~11_RESYN3494_BDD3495                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3~11_RESYN3496_BDD3497                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3~11_RESYN3498_BDD3499                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add11~0                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add11~1                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add11~8                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add24~0                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add24~1                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add25~1                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux2~2                                                                                                   ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux2~2_RESYN3488_BDD3489                                                                                 ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux2~2_RESYN3490_BDD3491                                                                                 ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux4~2                                                                                                   ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux4~2_RESYN3480_BDD3481                                                                                 ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux4~2_RESYN3482_BDD3483                                                                                 ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux5~2                                                                                                   ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux5~2_RESYN3484_BDD3485                                                                                 ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux5~2_RESYN3486_BDD3487                                                                                 ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux6~2                                                                                                   ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux6~2_RESYN3476_BDD3477                                                                                 ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux6~2_RESYN3478_BDD3479                                                                                 ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux9~1                                                                                                   ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux10~0                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux10~1                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux10~1_RESYN3500_BDD3501                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux10~1_RESYN3502_BDD3503                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux10~1_RESYN3504_BDD3505                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux11~0                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux11~1                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux11~2                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux11~2_RESYN3506_BDD3507                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux11~2_RESYN3508_BDD3509                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux11~2_RESYN3510_BDD3511                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux11~2_RESYN3512_BDD3513                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux12~0                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux12~1                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux12~1_RESYN3514_BDD3515                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux12~1_RESYN3516_BDD3517                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux12~1_RESYN3518_BDD3519                                                                                ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux40~2                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Nreg_OTERM407                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[0]_OTERM595                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[1]_OTERM597                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[2]_OTERM599                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[3]_OTERM601                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[4]_OTERM573                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[5]_OTERM575                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[6]_OTERM577                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[7]_OTERM571                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[8]_OTERM589                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[9]_OTERM591                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[10]_OTERM593                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[11]_OTERM583                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[12]_OTERM585                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[13]_OTERM587                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[14]_OTERM581                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[15]_OTERM579                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|RESULT~0                                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|RESULT~1                                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|RESULT~2                                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[0]_OTERM1285                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[0]~10                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[1]_OTERM1287                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[2]_OTERM1291                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[3]_OTERM1293                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[4]_OTERM1295                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[5]_OTERM1299                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[6]_OTERM1297                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[7]_OTERM1289                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Selector27~2                                                                                             ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Selector44~0                                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Selector60~0                                                                                             ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Selector68~1                                                                                             ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|T[0]_OTERM443                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|T[1]_OTERM445                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|T[2]_OTERM447                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|T[3]_OTERM449                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|T[4]_OTERM435                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|T[5]_OTERM437                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|T[6]_OTERM439                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|T[7]_OTERM441                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Vreg                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Vreg_OTERM2195                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Vreg_OTERM2197                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Vreg_OTERM2199                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|X[0]_OTERM459                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|X[1]_OTERM461                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|X[2]_OTERM463                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|X[3]_OTERM465                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|X[4]_OTERM451                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|X[5]_OTERM453                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|X[6]_OTERM455                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|X[7]                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|X[7]_OTERM457                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|X[7]_OTERM2215                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|X[7]_OTERM2217                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Y[0]_OTERM475                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Y[1]_OTERM477                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Y[2]_OTERM479                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Y[3]_OTERM481                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Y[4]_OTERM467                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Y[5]_OTERM469                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Y[6]_OTERM471                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Y[7]_OTERM473                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Zreg_OTERM409                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\processAluInput:temp[1]~0                                                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\processAluInput:temp[1]~1                                                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\processAluInput:temp[1]~2                                                                               ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\processAluInput:temp[1]~2_RESYN3432_BDD3433                                                             ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\processAluInput:temp[1]~2_RESYN3434_BDD3435                                                             ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\processAluInput:temp[1]~3                                                                               ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\processAluInput:temp[1]~3_RESYN3474_BDD3475                                                             ; Created          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|doReg[0]_OTERM635                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|doReg[1]_OTERM633                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|doReg[2]_OTERM655                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|doReg[3]_OTERM659                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|doReg[4]_OTERM657                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|doReg[5]_OTERM661                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|doReg[6]_OTERM663                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|doReg[7]_OTERM637                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|irqActive_OTERM433                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|irqReg_OTERM629                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddrIncr[0]~0                                                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddrIncr[0]~1                                                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[0]_OTERM625                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[1]_OTERM667                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[2]_OTERM669                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[3]_OTERM627                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[4]_OTERM623                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[5]_OTERM619                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[6]_OTERM617                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[7]_OTERM621                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[8]_OTERM665                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[8]~23                                                                                             ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[9]_OTERM613                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[10]_OTERM615                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[11]_OTERM607                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[12]_OTERM609                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[13]_OTERM611                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[14]_OTERM605                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[15]_OTERM603                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|nmiEdge_OTERM631                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|nmiReg_OTERM639                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[0]                                                                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[0]_OTERM495                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[0]_OTERM2155                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[0]_OTERM2157                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[1]                                                                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[1]_OTERM499                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[1]_OTERM2219                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[1]_OTERM2221                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[2]                                                                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[2]_OTERM501                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[2]_OTERM2187                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[2]_OTERM2189                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[3]_OTERM497                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[4]                                                                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[4]_OTERM489                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[4]_OTERM2059                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[4]_OTERM2061                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[5]                                                                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[5]_OTERM483                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[5]_OTERM2161                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[5]_OTERM2163                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[6]                                                                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[6]_OTERM485                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[6]_OTERM2165                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[6]_OTERM2167                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[6]_OTERM2169                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[7]                                                                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[7]_OTERM491                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[7]_OTERM2171                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[7]_OTERM2173                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[9]                                                                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[9]_OTERM487                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[9]_OTERM2041                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[9]_OTERM2043                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[9]_OTERM2045                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[10]_OTERM549                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[11]_OTERM565                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[12]_OTERM561                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[13]_OTERM563                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[14]_OTERM569                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[15]_OTERM567                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[16]_OTERM551                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[17]_OTERM555                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[18]_OTERM559                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[19]_OTERM557                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[20]_OTERM523                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[21]_OTERM517                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[22]_OTERM553                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[23]_OTERM493                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[24]_OTERM519                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[25]_OTERM515                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[26]_OTERM521                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[27]_OTERM531                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[28]_OTERM527                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[29]_OTERM529                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[30]_OTERM537                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[31]_OTERM535                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[32]_OTERM533                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[33]_OTERM525                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[34]_OTERM539                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[35]_OTERM541                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[36]_OTERM547                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[37]_OTERM545                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[38]_OTERM543                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[39]_OTERM513                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[40]_OTERM509                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[41]_OTERM511                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[42]_OTERM505                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[43]_OTERM503                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[44]_OTERM507                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|processIrq                                                                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|processIrq_OTERM405                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|processIrq_OTERM2179                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|processIrq_OTERM2181                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|processIrq_OTERM2183                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|processIrq_OTERM2185                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|processIrq~0                                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|processNmi                                                                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|processNmi_OTERM403                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|processNmi_OTERM2191                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|processNmi_OTERM2193                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|processNmi~0                                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycle2                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycle2_OTERM1587                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycle2_OTERM1589                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycle2_OTERM1591                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycle2_OTERM1593                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycle3_OTERM1279                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycleIndirect_OTERM1281                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycleJump_OTERM1275                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cyclePreWrite_OTERM1277                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycleRead2_OTERM1301                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycleRead_OTERM649                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycleRmw_OTERM641                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycleStack1_OTERM653                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycleStack2_OTERM651                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycleStack3_OTERM647                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycleStack4_OTERM643                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.cycleWrite_OTERM645                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle.opcodeFetch_OTERM1283                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle~53                                                                                           ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle~53_RTM01595                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theOpcode[5]_OTERM431                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theOpcode[6]_OTERM427                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theOpcode[7]_OTERM429                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theWe_OTERM1305                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|nmi_pending_reg                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|nmi_pending_reg_OTERM1699                                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|nmi_pending_reg_OTERM1701                                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|nmi_pending_reg_OTERM1703                                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|DATA_OUT[0]~73                                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|DATA_OUT[0]~76                                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|DATA_OUT[0]~90                                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|DATA_OUT[0]~91                                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|DATA_OUT[0]~96                                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|DATA_OUT[0]~102                                                                                                                   ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|DATA_OUT[1]~67                                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|DATA_OUT[2]~46                                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|DATA_OUT[2]~50                                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|DATA_OUT[3]~29                                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|DATA_OUT[3]~77                                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|Mux46~0                                                                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|Mux48~5                                                                                                                           ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|Mux48~5_RTM0181                                                                                                                   ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|Mux48~6                                                                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|Mux48~6_RTM0180                                                                                                                   ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|Mux48~6_RTM0180                                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[0]_OTERM1179                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[0]_OTERM2351                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[0]~6                                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[1]_OTERM1239                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[1]_OTERM2353                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[1]~2                                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[2]_OTERM1185                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[2]_OTERM2363                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[3]_OTERM1245                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[3]_OTERM2365                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[4]_OTERM1181                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[4]_OTERM2355                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[5]_OTERM1241                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[5]_OTERM2357                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[6]_OTERM1183                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[6]_OTERM2359                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[7]_OTERM1243                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[7]_OTERM2361                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[0]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[0]_OTERM49_NEW_REG1408_OTERM2789                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[0]_OTERM49_NEW_REG1410_OTERM2787                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[0]_OTERM49_OTERM1409_OTERM3037                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[0]_OTERM49_OTERM1411_OTERM3031                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[1]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[1]_NEW_REG2_OTERM2343                                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[1]_NEW_REG4_OTERM2341                                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[1]_NEW_REG6_OTERM2339                                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[1]_OTERM3                                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[1]_OTERM5                                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[1]_OTERM7                                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[1]_OTERM9_NEW_REG1404_OTERM2793                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[1]_OTERM9_NEW_REG1406_OTERM2791                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[1]_OTERM9_OTERM1405_OTERM2997                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[1]_OTERM9_OTERM1407_OTERM2993                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[1]_OTERM9_OTERM1407_OTERM2995                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[2]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[2]_OTERM19_NEW_REG1400_OTERM2797                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[2]_OTERM19_NEW_REG1402_OTERM2795                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[2]_OTERM19_OTERM1401_OTERM3001                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[2]_OTERM19_OTERM1403_OTERM2999                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[2]~3_Duplicate_5                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[3]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[3]_OTERM25_NEW_REG1396_OTERM2801                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[3]_OTERM25_NEW_REG1398_OTERM2799                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[3]_OTERM25_OTERM1397_OTERM3005                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[3]_OTERM25_OTERM1399_OTERM3003                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[4]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[4]_OTERM31_NEW_REG1392_OTERM2805                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[4]_OTERM31_NEW_REG1394_OTERM2803                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[4]_OTERM31_OTERM1393_OTERM3009                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[4]_OTERM31_OTERM1395_OTERM3007                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[5]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[5]_OTERM37_NEW_REG1388_OTERM2809                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[5]_OTERM37_NEW_REG1390_OTERM2807                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[5]_OTERM37_OTERM1389_OTERM3013                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[5]_OTERM37_OTERM1391_OTERM3011                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[6]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[6]_OTERM43_NEW_REG1382_OTERM2815                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[6]_OTERM43_NEW_REG1384_OTERM2813                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[6]_OTERM43_NEW_REG1386_OTERM2811                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[6]_OTERM43_OTERM1383_OTERM3017                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[6]_OTERM43_OTERM1385_OTERM3015                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[6]_OTERM43_OTERM1387                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[7]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[7]_OTERM91_NEW_REG1464_OTERM2785                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[7]_OTERM91_NEW_REG1466_OTERM2783                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[7]_OTERM91_OTERM1465                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[7]_OTERM91_OTERM1467                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_next[1]~13                                                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_next[2]~11                                                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_next[3]~9                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_next[4]~7                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_next[5]~5                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_next[6]~3                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_next[7]~1                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[0]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[0]_OTERM53_NEW_REG1374_OTERM2859                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[0]_OTERM53_NEW_REG1376_OTERM2857                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[0]_OTERM53_OTERM1375_OTERM3021                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[0]_OTERM53_OTERM1377_OTERM2991                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[1]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[1]_NEW_REG14_OTERM2347                                                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[1]_OTERM15                                                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[1]_OTERM17_NEW_REG1366_OTERM2863                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[1]_OTERM17_NEW_REG1368_OTERM2861                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[1]_OTERM17_OTERM1367_OTERM2935                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[1]_OTERM17_OTERM1369_OTERM2931                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[1]_OTERM17_OTERM1369_OTERM2933                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[2]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[2]_OTERM23_NEW_REG1358_OTERM2867                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[2]_OTERM23_NEW_REG1360_OTERM2865                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[2]_OTERM23_OTERM1359_OTERM2945                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[2]_OTERM23_OTERM1361_OTERM2943                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[2]~4_Duplicate_6                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[3]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[3]_OTERM29_NEW_REG1350_OTERM2871                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[3]_OTERM29_NEW_REG1352_OTERM2869                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[3]_OTERM29_OTERM1351_OTERM2955                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[3]_OTERM29_OTERM1353_OTERM2953                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[4]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[4]_OTERM35_NEW_REG1342_OTERM2875                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[4]_OTERM35_NEW_REG1344_OTERM2873                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[4]_OTERM35_OTERM1343_OTERM2965                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[4]_OTERM35_OTERM1345_OTERM2963                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[5]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[5]_OTERM41_NEW_REG1334_OTERM2879                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[5]_OTERM41_NEW_REG1336_OTERM2877                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[5]_OTERM41_OTERM1335_OTERM2975                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[5]_OTERM41_OTERM1337_OTERM2973                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[6]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[6]_OTERM47_NEW_REG1318_OTERM2887                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[6]_OTERM47_NEW_REG1320_OTERM2885                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[6]_OTERM47_NEW_REG1322_OTERM2883                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[6]_OTERM47_NEW_REG1324_OTERM2881                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[6]_OTERM47_OTERM1319_OTERM2985                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[6]_OTERM47_OTERM1321_OTERM2983                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[6]_OTERM47_OTERM1323                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[6]_OTERM47_OTERM1325                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[7]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[7]_OTERM89_NEW_REG1460_OTERM2855                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[7]_OTERM89_NEW_REG1462_OTERM2853                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[7]_OTERM89_OTERM1461                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[7]_OTERM89_OTERM1463                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_next[1]~13                                                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_next[2]~11                                                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_next[3]~9                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_next[4]~7                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_next[5]~5                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_next[6]~3                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_next[7]~1                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[0]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[0]_OTERM51_NEW_REG1378_OTERM2823                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[0]_OTERM51_NEW_REG1380_OTERM2821                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[0]_OTERM51_OTERM1379_OTERM3019                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[0]_OTERM51_OTERM1381_OTERM2987                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[0]_OTERM51_OTERM1381_OTERM2989                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[1]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[1]_NEW_REG10_OTERM2345                                                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[1]_OTERM11_OTERM2493                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[1]_OTERM11_OTERM2495                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[1]_OTERM11_OTERM2497                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[1]_OTERM13_NEW_REG1370_OTERM2827                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[1]_OTERM13_NEW_REG1372_OTERM2825                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[1]_OTERM13_OTERM1371_OTERM2929                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[1]_OTERM13_OTERM1373_OTERM2925                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[1]_OTERM13_OTERM1373_OTERM2927                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[2]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[2]_OTERM21_NEW_REG1362_OTERM2831                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[2]_OTERM21_NEW_REG1364_OTERM2829                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[2]_OTERM21_OTERM1363_OTERM2941                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[2]_OTERM21_OTERM1365_OTERM2937                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[2]_OTERM21_OTERM1365_OTERM2939                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[3]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[3]_OTERM27_NEW_REG1354_OTERM2835                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[3]_OTERM27_NEW_REG1356_OTERM2833                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[3]_OTERM27_OTERM1355_OTERM2951                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[3]_OTERM27_OTERM1357_OTERM2947                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[3]_OTERM27_OTERM1357_OTERM2949                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[4]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[4]_OTERM33_NEW_REG1346_OTERM2839                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[4]_OTERM33_NEW_REG1348_OTERM2837                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[4]_OTERM33_OTERM1347_OTERM2961                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[4]_OTERM33_OTERM1349_OTERM2957                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[4]_OTERM33_OTERM1349_OTERM2959                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[5]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[5]_OTERM39_NEW_REG1338_OTERM2843                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[5]_OTERM39_NEW_REG1340_OTERM2841                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[5]_OTERM39_OTERM1339_OTERM2971                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[5]_OTERM39_OTERM1341_OTERM2967                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[5]_OTERM39_OTERM1341_OTERM2969                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[6]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[6]_OTERM45_NEW_REG1326_OTERM2851                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[6]_OTERM45_NEW_REG1328_OTERM2849                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[6]_OTERM45_NEW_REG1330_OTERM2847                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[6]_OTERM45_NEW_REG1332_OTERM2845                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[6]_OTERM45_OTERM1327_OTERM2981                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[6]_OTERM45_OTERM1329_OTERM2977                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[6]_OTERM45_OTERM1329_OTERM2979                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[6]_OTERM45_OTERM1331_OTERM3365                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[6]_OTERM45_OTERM1333_OTERM3345                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[6]_OTERM45_OTERM1333_OTERM3347                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[7]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[7]_OTERM87_NEW_REG1440_OTERM2819                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[7]_OTERM87_NEW_REG1442_OTERM2817                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[7]_OTERM87_OTERM1441_OTERM3335                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[7]_OTERM87_OTERM1441_OTERM3337                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[7]_OTERM87_OTERM1443_OTERM3343                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_next[1]~13                                                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_next[2]~11                                                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_next[3]~9                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_next[4]~7                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_next[5]~5                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_next[6]~3                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_next[7]~1                                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[0]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[0]_OTERM85_NEW_REG1444_OTERM2895                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[0]_OTERM85_NEW_REG1446_OTERM2893                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[0]_OTERM85_OTERM1445_OTERM3363                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[0]_OTERM85_OTERM1447_OTERM3361                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[1]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[1]_NEW_REG72_OTERM2349                                                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[1]_OTERM71_NEW_REG1436_OTERM2899                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[1]_OTERM71_NEW_REG1438_OTERM2897                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[1]_OTERM71_OTERM1437_OTERM3259                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[1]_OTERM71_OTERM1439_OTERM3229                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[1]_OTERM71_OTERM1439_OTERM3231                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[1]_OTERM73                                                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[2]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[2]_OTERM75_NEW_REG1432_OTERM2903                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[2]_OTERM75_NEW_REG1434_OTERM2901                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[2]_OTERM75_OTERM1433_OTERM3261                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[2]_OTERM75_OTERM1435_OTERM3233                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[3]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[3]_OTERM77_NEW_REG1428_OTERM2907                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[3]_OTERM77_NEW_REG1430_OTERM2905                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[3]_OTERM77_OTERM1429_OTERM3263                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[3]_OTERM77_OTERM1431_OTERM3235                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[4]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[4]_OTERM79_NEW_REG1424_OTERM2911                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[4]_OTERM79_NEW_REG1426_OTERM2909                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[4]_OTERM79_OTERM1425_OTERM3265                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[4]_OTERM79_OTERM1427_OTERM3237                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[5]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[5]_OTERM81_NEW_REG1420_OTERM2915                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[5]_OTERM81_NEW_REG1422_OTERM2913                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[5]_OTERM81_OTERM1421_OTERM3267                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[5]_OTERM81_OTERM1423_OTERM3239                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[6]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[6]_OTERM83_NEW_REG1412_OTERM2923                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[6]_OTERM83_NEW_REG1414_OTERM2921                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[6]_OTERM83_NEW_REG1416_OTERM2919                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[6]_OTERM83_NEW_REG1418_OTERM2917                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[6]_OTERM83_OTERM1413_OTERM3269                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[6]_OTERM83_OTERM1415_OTERM3241                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[6]_OTERM83_OTERM1417                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[6]_OTERM83_OTERM1419                                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[7]                                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[7]_OTERM101_NEW_REG1468_OTERM2891                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[7]_OTERM101_NEW_REG1470_OTERM2889                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[7]_OTERM101_OTERM1469                                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[7]_OTERM101_OTERM1471                                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1|output~2                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1|shift_next~0                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1|shift_next~1                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1|shift_next~2                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1|shift_next~3                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1|shift_next~4                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1|shift_next~5                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2|output~2                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2|shift_next~0                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2|shift_next~1                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2|shift_next~2                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2|shift_next~3                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2|shift_next~4                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2|shift_next~5                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3|output~2                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3|shift_next~0                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3|shift_next~1                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3|shift_next~2                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3|shift_next~3                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3|shift_next~4                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3|shift_next~5                                                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|pmg_dma_state_reg[2]                                                                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|pmg_dma_state_reg[2]_OTERM173                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|pmg_dma_state_reg[2]_OTERM175_OTERM1931                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|pmg_dma_state_reg[2]_OTERM175_OTERM1933                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|pmg_dma_state_reg[2]_OTERM177                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|pmg_dma_state_reg[2]_OTERM179                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|process_3~0                                                                                                                       ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos|Add0~1                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos|value_reg[0]~3                                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_l7n:auto_generated|cntr_tnf:cntr1|add_sub6_result_int[0]~1  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_l7n:auto_generated|cntr_tnf:cntr1|trigger_mux_w[0]~0        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[0]~52                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[1]~40                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[1]~42                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[1]~43                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[1]~45                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[1]~49                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[2]~29                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[2]~31                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[2]~32                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[2]~34                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[2]~38                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[3]~17                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[3]~19                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[3]~20                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[3]~22                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[3]~27                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[6]~65                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[6]~67                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[6]~68                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[6]~70                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[6]~74                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[7]~54                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[7]~56                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[7]~57                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[7]~59                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|DATA_OUT[7]~63                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audctl_reg[1]_RTM0314                                                                                               ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audctl_reg[1]_RTM0314                                                                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audctl_reg[2]_RTM0334                                                                                               ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audctl_reg[2]_RTM0334                                                                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf0_enable~0_Duplicate_2                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf0_reload~2_Duplicate_4                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf0_reload~2_Duplicate_6                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf2_reload~1_Duplicate_3                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf2_reload~1_Duplicate_5                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf2_reload~1_Duplicate_7                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay|shift_reg[0]                                                                          ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay|shift_reg[0]_OTERM347                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay|shift_reg[0]_OTERM349                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay|shift_reg[0]_OTERM351                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay|shift_reg[1]                                                                          ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay|shift_reg[1]_OTERM1517                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:stimer_delay|shift_reg[0]_OTERM869                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:stimer_delay|shift_reg[1]_OTERM855                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:stimer_delay|shift_reg[2]_OTERM845                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|highpass0_next~1                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|highpass0_next~1_RTM0335                                                                                            ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|highpass0_reg                                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|highpass0_reg_OTERM327                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|highpass0_reg_OTERM329                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|highpass0_reg_OTERM333                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|highpass1_next~0                                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|highpass1_next~0_RTM0315                                                                                            ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|highpass1_reg                                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|highpass1_reg_OTERM307                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|highpass1_reg_OTERM309                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|highpass1_reg_OTERM313                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[0]                                                                                                        ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[0]_OTERM2175                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[0]_OTERM2177                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[2]                                                                                                        ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[2]_OTERM2201                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[2]_OTERM2203                                                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|noise_4_reg[0]_OTERM793                                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|noise_4_reg[1]_OTERM825                                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|noise_4_reg[2]_OTERM813                                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|noise_5_reg[0]_OTERM789                                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|noise_5_reg[1]_OTERM821                                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|noise_5_reg[2]_OTERM809                                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|noise_large_reg[0]_OTERM791                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|noise_large_reg[1]_OTERM823                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|noise_large_reg[2]_OTERM811                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[0]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[0]_NEW1086_RTM01800                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[0]_NEW1086_RTM01801                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[0]_NEW_REG1796_OTERM2577                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[0]_NEW_REG1798_OTERM2575                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[0]_OTERM1087                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[0]_OTERM1797_OTERM3147                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[0]_OTERM1799_OTERM3143                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[0]_OTERM1799_OTERM3145                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[0]~13                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[1]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[1]_NEW_REG1784_OTERM2581                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[1]_NEW_REG1786_OTERM2579                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[1]_OTERM1085                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[1]_OTERM1785_OTERM3157                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[1]_OTERM1785_OTERM3159                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[1]_OTERM1787_OTERM3105                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[2]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[2]_NEW_REG1768_OTERM2585                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[2]_NEW_REG1770_OTERM2583                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[2]_OTERM1083                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[2]_OTERM1769_OTERM3169                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[2]_OTERM1769_OTERM3171                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[2]_OTERM1771_OTERM3059                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[3]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[3]_NEW_REG1756_OTERM2589                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[3]_NEW_REG1758_OTERM2587                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[3]_OTERM1081                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[3]_OTERM1757_OTERM3181                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[3]_OTERM1757_OTERM3183                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[3]_OTERM1759_OTERM3065                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[4]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[4]_NEW_REG1726_OTERM2593                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[4]_NEW_REG1728_OTERM2591                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[4]_OTERM1079                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[4]_OTERM1727_OTERM3115                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[4]_OTERM1727_OTERM3117                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[4]_OTERM1729_OTERM3079                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[5]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[5]_NEW_REG1718_OTERM2597                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[5]_NEW_REG1720_OTERM2595                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[5]_OTERM1077                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[5]_OTERM1719_OTERM3089                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[5]_OTERM1719_OTERM3091                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[5]_OTERM1721_OTERM3087                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[6]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[6]_NEW_REG1704_OTERM2601                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[6]_NEW_REG1706_OTERM2599                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[6]_OTERM1075                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[6]_OTERM1705_OTERM3097                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[6]_OTERM1705_OTERM3099                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[6]_OTERM1707_OTERM3053                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]_NEW_REG1664_OTERM2605                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]_NEW_REG1668_OTERM2603                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]_OTERM1073                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]_OTERM1665_OTERM3043                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]_OTERM1665_OTERM3045                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]_OTERM1667_NEW_REG2384_OTERM3387                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]_OTERM1667_NEW_REG2386_OTERM3389                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]_OTERM1667_NEW_REG2388_OTERM3391                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]_OTERM1667_OTERM2385_OTERM3419                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]_OTERM1667_OTERM2387_OTERM3405                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]_OTERM1667_OTERM2389_OTERM3403                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]_OTERM1669_OTERM3027                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[7]_OTERM1669_OTERM3029                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[0]                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[0]_OTERM1531                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[0]_OTERM1533                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[0]_OTERM1535_OTERM2465                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[1]                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[1]_OTERM865                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[1]_OTERM2067                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2]                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2]_OTERM125                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2]_OTERM127                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2]_OTERM129                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2]_OTERM131                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[0]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[0]_NEW1102_RTM02050                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[0]_NEW1102_RTM02051                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[0]_NEW_REG2046_OTERM2609                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[0]_NEW_REG2048_OTERM2607                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[0]_OTERM1103                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[0]_OTERM2047                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[0]_OTERM2049                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[0]~11                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[1]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[1]_NEW_REG2020_OTERM2617                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[1]_NEW_REG2022_OTERM2615                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[1]_OTERM1101                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[1]_OTERM2021                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[1]_OTERM2023                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[2]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[2]_NEW_REG2016_OTERM2621                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[2]_NEW_REG2018_OTERM2619                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[2]_OTERM1099                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[2]_OTERM2017                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[2]_OTERM2019                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[3]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[3]_NEW_REG2036_OTERM2613                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[3]_NEW_REG2038_OTERM2611                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[3]_OTERM1097                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[3]_OTERM2037                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[3]_OTERM2039                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[4]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[4]_NEW_REG2004_OTERM2625                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[4]_NEW_REG2006_OTERM2623                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[4]_OTERM1095                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[4]_OTERM2005                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[4]_OTERM2007                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[5]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[5]_NEW_REG1948_OTERM2629                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[5]_NEW_REG1950_OTERM2627                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[5]_OTERM1093                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[5]_OTERM1949                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[5]_OTERM1951                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[6]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[6]_NEW_REG1944_OTERM2633                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[6]_NEW_REG1946_OTERM2631                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[6]_OTERM1091                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[6]_OTERM1945                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[6]_OTERM1947                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]_NEW_REG1938_OTERM2637                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]_NEW_REG1942_OTERM2635                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]_OTERM1089                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]_OTERM1939                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]_OTERM1941_NEW_REG2398_OTERM3381                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]_OTERM1941_NEW_REG2400_OTERM3383                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]_OTERM1941_NEW_REG2402_OTERM3385                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]_OTERM1941_OTERM2399                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]_OTERM1941_OTERM2401                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]_OTERM1941_OTERM2403                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]_OTERM1943_OTERM3357                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]_OTERM1943_OTERM3359                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[1]                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[1]_OTERM867                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[1]_OTERM2069                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[1]_OTERM2071                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2]                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2]_OTERM853                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2]_OTERM2063                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2]_OTERM2065_OTERM2447                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2]_OTERM2065_OTERM2449                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2]_OTERM2065_OTERM2451                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[0]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[0]_NEW1044_RTM01902                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[0]_NEW1044_RTM01903                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[0]_NEW_REG1898_OTERM2509                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[0]_NEW_REG1900_OTERM2507                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[0]_OTERM1045                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[0]_OTERM1899_OTERM3293                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[0]_OTERM1901_OTERM3289                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[0]_OTERM1901_OTERM3291                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[0]~11                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[1]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[1]_NEW_REG1890_OTERM2513                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[1]_NEW_REG1892_OTERM2511                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[1]_OTERM1043                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[1]_OTERM1891_OTERM3299                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[1]_OTERM1891_OTERM3301                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[1]_OTERM1893_OTERM3273                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[2]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[2]_NEW_REG1876_OTERM2517                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[2]_NEW_REG1878_OTERM2515                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[2]_OTERM1041                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[2]_OTERM1877_OTERM3307                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[2]_OTERM1877_OTERM3309                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[2]_OTERM1879_OTERM3195                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[3]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[3]_NEW_REG1862_OTERM2521                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[3]_NEW_REG1864_OTERM2519                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[3]_OTERM1039                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[3]_OTERM1863_OTERM3315                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[3]_OTERM1863_OTERM3317                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[3]_OTERM1865_OTERM3199                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[4]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[4]_NEW_REG1854_OTERM2525                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[4]_NEW_REG1856_OTERM2523                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[4]_OTERM1037                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[4]_OTERM1855_OTERM3279                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[4]_OTERM1855_OTERM3281                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[4]_OTERM1857_OTERM3203                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[5]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[5]_NEW_REG1846_OTERM2529                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[5]_NEW_REG1848_OTERM2527                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[5]_OTERM1035                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[5]_OTERM1847_OTERM3213                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[5]_OTERM1847_OTERM3215                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[5]_OTERM1849_OTERM3211                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[6]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[6]_NEW_REG1838_OTERM2533                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[6]_NEW_REG1840_OTERM2531                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[6]_OTERM1033                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[6]_OTERM1839_OTERM3225                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[6]_OTERM1839_OTERM3227                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[6]_OTERM1841_OTERM3223                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[7]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[7]_NEW_REG1744_OTERM2539                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[7]_NEW_REG1746_OTERM2537                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[7]_NEW_REG1748_OTERM2535                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[7]_OTERM1031                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[7]_OTERM1745_OTERM3123                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[7]_OTERM1745_OTERM3125                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[7]_OTERM1747_OTERM3323                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[7]_OTERM1747_OTERM3325                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[7]_OTERM1749_OTERM3071_OTERM3393                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[7]_OTERM1749_OTERM3073                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_next[1]~0                                            ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[0]                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[0]_OTERM1555                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[0]_OTERM1557                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[0]_OTERM1559                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[1]                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[1]_OTERM687                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[1]_OTERM2151                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_NEW_REG54_OTERM2283                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_NEW_REG56_OTERM2281                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_NEW_REG58_OTERM2279                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM55_OTERM2473                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM55_OTERM2475                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM57_OTERM2489                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM57_OTERM2491                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM59_OTERM2481                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM59_OTERM2483                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM61_NEW_REG1454_OTERM2643                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM61_NEW_REG1456_OTERM2641                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM61_NEW_REG1458_OTERM2639                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM61_OTERM1455_OTERM3327                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM61_OTERM1457_OTERM3247                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM61_OTERM1457_OTERM3249                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM61_OTERM1459_OTERM3243                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM61_OTERM1459_OTERM3245                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[0]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[0]_NEW1118_RTM02028                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[0]_NEW1118_RTM02029                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[0]_NEW_REG2024_OTERM2653                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[0]_NEW_REG2026_OTERM2651                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[0]_OTERM1119                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[0]_OTERM2025                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[0]_OTERM2027                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[0]~9                                                                         ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[1]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[1]_NEW_REG1996_OTERM2661                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[1]_NEW_REG1998_OTERM2659                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[1]_OTERM1117                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[1]_OTERM1997                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[1]_OTERM1999                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[2]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[2]_NEW_REG1970_OTERM2665                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[2]_NEW_REG1972_OTERM2663                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[2]_OTERM1115                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[2]_OTERM1971                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[2]_OTERM1973                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[3]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[3]_NEW_REG1966_OTERM2669                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[3]_NEW_REG1968_OTERM2667                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[3]_OTERM1113                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[3]_OTERM1967                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[3]_OTERM1969                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[4]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[4]_NEW_REG2008_OTERM2657                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[4]_NEW_REG2010_OTERM2655                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[4]_OTERM1111                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[4]_OTERM2009                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[4]_OTERM2011                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[5]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[5]_NEW_REG1962_OTERM2673                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[5]_NEW_REG1964_OTERM2671                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[5]_OTERM1109                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[5]_OTERM1963                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[5]_OTERM1965                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[6]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[6]_NEW_REG1958_OTERM2677                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[6]_NEW_REG1960_OTERM2675                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[6]_OTERM1107                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[6]_OTERM1959                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[6]_OTERM1961                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[7]                                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[7]_NEW_REG1952_OTERM2683                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[7]_NEW_REG1954_OTERM2681                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[7]_NEW_REG1956_OTERM2679                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[7]_OTERM1105                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[7]_OTERM1953                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[7]_OTERM1955                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[7]_OTERM1957_OTERM3353                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[7]_OTERM1957_OTERM3355                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[0]                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[0]_OTERM1523                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[0]_OTERM1525                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[0]_OTERM1529                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[1]                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[1]_OTERM691                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[1]_OTERM2101                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2]                                               ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2]_OTERM689                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2]_OTERM2093                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2]_OTERM2095_OTERM2455                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2]_OTERM2095_OTERM2457                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[0]_OTERM711                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[0]~15                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[1]_OTERM1257                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[1]~6                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[2]_OTERM1255                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[3]_OTERM1253                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[4]_OTERM1251                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[5]_OTERM1259                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_irq_reg                                                        ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_pressed_reg                                                    ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_pressed_reg_OTERM1509                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_pressed_reg_OTERM1511                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_pressed_reg_OTERM1513                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_pressed_reg_OTERM1515                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]_OTERM707                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]_OTERM2139                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]_OTERM2141                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[1]                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[1]_OTERM705                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[1]_OTERM2111                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[1]_OTERM2113                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[2]                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[2]_OTERM703                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[2]_OTERM2087                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[2]_OTERM2089                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[2]_OTERM2091_OTERM2405                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[2]_OTERM2091_OTERM2407                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[3]                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[3]_OTERM709                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[3]_OTERM2103                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[3]_OTERM2105                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[4]                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[4]_OTERM701                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[4]_OTERM2109                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[5]                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[5]_OTERM699                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[5]_OTERM2107                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|control_pressed_reg                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|control_pressed_reg_OTERM1521                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|key_held_reg_OTERM715                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0]_OTERM725                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[1]_OTERM727                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[2]_OTERM729                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[3]_OTERM731                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[4]_OTERM721                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[5]_OTERM723                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[6]_OTERM719                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[6]~11                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[7]_OTERM717                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[7]~10                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|shift_pressed_reg                                                    ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|shift_pressed_reg_OTERM2159                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]_OTERM713                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]_OTERM2235                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]_OTERM2237                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]_OTERM2239                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter0|out_reg                                                                      ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter0|out_reg_OTERM1485                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter0|out_reg_OTERM1487_OTERM2429                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter0|out_reg_OTERM1487_OTERM2431                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter1|out_reg                                                                      ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter1|out_reg_OTERM1473_OTERM2445                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter1|out_reg_OTERM1475                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter1|out_reg_OTERM1477_OTERM2437                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter1|out_reg_OTERM1477_OTERM2439                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter1|out_reg_OTERM1477_OTERM2441                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter2|out_reg                                                                      ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter2|out_reg_OTERM1501                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter2|out_reg_OTERM1503_OTERM2413                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter2|out_reg_OTERM1503_OTERM2415                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter3|out_reg                                                                      ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter3|out_reg_OTERM1493                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter3|out_reg_OTERM1495_OTERM2421                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter3|out_reg_OTERM1495_OTERM2423                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_4:poly_4_lfsr|shift_reg[0]_OTERM803                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_4:poly_4_lfsr|shift_reg[0]~0                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_4:poly_4_lfsr|shift_reg[1]_OTERM779                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_4:poly_4_lfsr|shift_reg[1]~1                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_4:poly_4_lfsr|shift_reg[2]_OTERM767                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_4:poly_4_lfsr|shift_reg[2]~2                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_4:poly_4_lfsr|shift_reg[3]_OTERM755                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr|shift_reg[0]_OTERM801                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr|shift_reg[0]~0                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr|shift_reg[1]_OTERM777                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr|shift_reg[1]~1                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr|shift_reg[2]_OTERM765                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr|shift_reg[2]~2                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr|shift_reg[3]_OTERM753                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr|shift_reg[3]~3                                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr|shift_reg[4]_OTERM749                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[0]_OTERM863                                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[0]~8                                                                      ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[1]_OTERM851                                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[1]~9                                                                      ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[2]_OTERM843                                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[2]~10                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[3]_OTERM839                                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[3]~11                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[4]_OTERM835                                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[4]~12                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[5]_OTERM787                                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[5]~13                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[6]_OTERM775                                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[6]~14                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[7]_OTERM763                                                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[8]_OTERM1013                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[8]~4                                                                      ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[9]_OTERM1017                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[9]~3                                                                      ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[10]_OTERM1019                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[10]~2                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[11]_OTERM1023                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[11]~1                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[12]_OTERM1007                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[12]~5                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[13]_OTERM1027                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[13]~0                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[14]_OTERM1001                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[14]~7                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[15]_OTERM1005                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[15]~6                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[16]_OTERM875                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]_OTERM893                                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]_OTERM895                                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]_OTERM897                                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]_OTERM899                                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]_OTERM889                                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]_OTERM891                                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]_OTERM887                                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]_OTERM885                                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[0]_OTERM1229                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[0]~9                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[1]_OTERM1233                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[2]_OTERM1235                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[3]_OTERM1247                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[4]                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[4]_OTERM1223                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[4]_OTERM3427                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[4]_OTERM3429                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[5]                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[5]_OTERM1261                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[5]_OTERM3339                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[5]_OTERM3341                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[6]                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[6]_OTERM1217                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[6]_OTERM2503                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[6]_OTERM2505                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[7]                                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[7]_OTERM1221                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[7]_OTERM2229                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[7]_OTERM2231                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[7]_OTERM2233                                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_reset_reg                                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_reset_reg_OTERM1649                                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_reset_reg_OTERM1651                                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_reset_reg_OTERM1653                                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serin_clock_reg                                                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serin_clock_reg_OTERM1537                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serin_clock_reg_OTERM1539                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serin_clock_reg_OTERM1541                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div|count_reg[0]_OTERM2313                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div|count_reg[0]~8                                                               ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div|count_reg[1]_OTERM2311                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div|count_reg[2]_OTERM2309                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div|count_reg[3]_OTERM2307                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div|count_reg[4]_OTERM2305                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div|count_reg[5]_OTERM1189                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div|count_reg[5]_OTERM2303                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div|count_reg[6]_OTERM2301                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div|enabled_out_reg_OTERM901                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div|Equal0~1                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div|count_reg[0]_OTERM2299                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div|count_reg[0]~6                                                               ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div|count_reg[1]_OTERM1067                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div|count_reg[1]_OTERM2297                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div|count_reg[2]_OTERM1071                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div|count_reg[2]_OTERM2295                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div|count_reg[3]_OTERM2293                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div|count_reg[4]_OTERM2291                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div|enabled_out_reg_OTERM847                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audctl_reg[1]_RTM0324                                                                                                           ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audctl_reg[1]_RTM0324                                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audctl_reg[2]_RTM0344                                                                                                           ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audctl_reg[2]_RTM0344                                                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf0_reload~5_Duplicate_8                                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf0_reload~5_Duplicate_8_Duplicate                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf0_reload~5_Duplicate_10                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf1_reload~1_Duplicate_3                                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf1_reload~1_Duplicate_5                                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf2_reload~1_Duplicate_3                                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf2_reload~1_Duplicate_5                                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf2_reload~1_Duplicate_7                                                                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1|addr_decoded[4]~18                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1|addr_decoded[5]~13                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1|addr_decoded[6]~1                                                                         ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1|addr_decoded[7]~5                                                                         ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1|addr_decoded[8]~29                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1|addr_decoded[13]~8                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1|addr_decoded[13]~9                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1|addr_decoded[14]~24                                                                       ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1|addr_decoded[15]~20                                                                       ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay|shift_reg[0]                                                                                      ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay|shift_reg[0]_OTERM353                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay|shift_reg[0]_OTERM355                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay|shift_reg[0]_OTERM357                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay|shift_reg[1]                                                                                      ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay|shift_reg[1]_OTERM1519                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:stimer_delay|shift_reg[0]_OTERM997                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:stimer_delay|shift_reg[1]_OTERM871                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:stimer_delay|shift_reg[2]_OTERM857                                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|highpass0_next~1                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|highpass0_next~1_RTM0345                                                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|highpass0_reg                                                                                                                   ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|highpass0_reg_OTERM337                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|highpass0_reg_OTERM339                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|highpass0_reg_OTERM343                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|highpass1_next~0                                                                                                                ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|highpass1_next~0_RTM0325                                                                                                        ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|highpass1_reg                                                                                                                   ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|highpass1_reg_OTERM317                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|highpass1_reg_OTERM319                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|highpass1_reg_OTERM323                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[0]                                                                                                                    ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[0]_OTERM2081                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[0]_OTERM2083                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[1]                                                                                                                    ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[1]_OTERM1927                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[1]_OTERM1929                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[2]                                                                                                                    ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[2]_OTERM2055                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[2]_OTERM2057                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|noise_4_reg[0]_OTERM799                                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|noise_4_reg[1]_OTERM831                                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|noise_4_reg[2]_OTERM819                                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|noise_5_reg[0]_OTERM795                                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|noise_5_reg[1]_OTERM827                                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|noise_5_reg[2]_OTERM815                                                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|noise_large_reg[0]_OTERM797                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|noise_large_reg[1]_OTERM829                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|noise_large_reg[2]_OTERM817                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[0]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[0]_NEW1160_RTM01826                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[0]_NEW1160_RTM01827                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[0]_NEW_REG1822_OTERM2721                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[0]_NEW_REG1824_OTERM2719                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[0]_OTERM1161                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[0]_OTERM1823_OTERM3127                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[0]_OTERM1825_OTERM3189                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[0]_OTERM1825_OTERM3191                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[0]~9                                                                                     ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[1]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[1]_NEW_REG1812_OTERM2725                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[1]_NEW_REG1814_OTERM2723                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[1]_OTERM1159                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[1]_OTERM1813_OTERM3185                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[1]_OTERM1813_OTERM3187                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[1]_OTERM1815_OTERM3129                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[2]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[2]_NEW_REG1802_OTERM2729                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[2]_NEW_REG1804_OTERM2727                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[2]_OTERM1157                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[2]_OTERM1803_OTERM3139                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[2]_OTERM1803_OTERM3141                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[2]_OTERM1805_OTERM3137                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[3]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[3]_NEW_REG1788_OTERM2733                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[3]_NEW_REG1790_OTERM2731                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[3]_OTERM1155                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[3]_OTERM1789_OTERM3153                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[3]_OTERM1789_OTERM3155                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[3]_OTERM1791_OTERM3103                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[4]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[4]_NEW_REG1772_OTERM2737                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[4]_NEW_REG1774_OTERM2735                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[4]_OTERM1153                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[4]_OTERM1773_OTERM3165                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[4]_OTERM1773_OTERM3167                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[4]_OTERM1775_OTERM3057                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[5]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[5]_NEW_REG1760_OTERM2741                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[5]_NEW_REG1762_OTERM2739                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[5]_OTERM1151                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[5]_OTERM1761_OTERM3177                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[5]_OTERM1761_OTERM3179                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[5]_OTERM1763_OTERM3063                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[6]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[6]_NEW_REG1730_OTERM2745                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[6]_NEW_REG1732_OTERM2743                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[6]_OTERM1149                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[6]_OTERM1731_OTERM3111                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[6]_OTERM1731_OTERM3113                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[6]_OTERM1733_OTERM3077                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[6]~10_Duplicate_26                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_NEW_REG1682_OTERM2749                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_NEW_REG1684_OTERM2747                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1147                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1683_OTERM3047                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1683_OTERM3049                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1685_OTERM3033                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1685_OTERM3035                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1687_NEW_REG2390_OTERM3375                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1687_NEW_REG2392_OTERM3377                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1687_NEW_REG2394_OTERM3379                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1687_OTERM2391_OTERM3417                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1687_OTERM2393_OTERM3413                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1687_OTERM2395_OTERM3415                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1687_OTERM2397_OTERM3397                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1687_OTERM2397_OTERM3399                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[7]_OTERM1687_OTERM2397_OTERM3401                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[0]                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[0]_OTERM103                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[0]_OTERM105                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[0]_OTERM107_OTERM1567                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[0]_OTERM107_OTERM1569_OTERM2467                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[0]_OTERM107_OTERM1571                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[1]                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[1]_OTERM159                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2]                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2]_OTERM149                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2]_OTERM151                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2]_OTERM153                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[0]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[0]_NEW1176_RTM01810                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[0]_NEW1176_RTM01811                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[0]_NEW_REG1806_OTERM2753                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[0]_NEW_REG1808_OTERM2751                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[0]_OTERM1177                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[0]_OTERM1807_OTERM3135                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[0]_OTERM1809_OTERM3131                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[0]_OTERM1809_OTERM3133                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[0]~9                                                                                     ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[1]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[1]_NEW_REG1792_OTERM2757                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[1]_NEW_REG1794_OTERM2755                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[1]_OTERM1175                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[1]_OTERM1793_OTERM3149                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[1]_OTERM1793_OTERM3151                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[1]_OTERM1795_OTERM3101                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[2]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[2]_NEW_REG1776_OTERM2761                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[2]_NEW_REG1778_OTERM2759                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[2]_OTERM1173                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[2]_OTERM1777_OTERM3161                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[2]_OTERM1777_OTERM3163                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[2]_OTERM1779_OTERM3055                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[3]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[3]_NEW_REG1764_OTERM2765                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[3]_NEW_REG1766_OTERM2763                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[3]_OTERM1171                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[3]_OTERM1765_OTERM3173                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[3]_OTERM1765_OTERM3175                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[3]_OTERM1767_OTERM3061                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[4]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[4]_NEW_REG1734_OTERM2769                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[4]_NEW_REG1736_OTERM2767                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[4]_OTERM1169                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[4]_OTERM1735_OTERM3107                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[4]_OTERM1735_OTERM3109                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[4]_OTERM1737_OTERM3075                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[5]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[5]_NEW_REG1722_OTERM2773                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[5]_NEW_REG1724_OTERM2771                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[5]_OTERM1167                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[5]_OTERM1723_OTERM3083                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[5]_OTERM1723_OTERM3085                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[5]_OTERM1725_OTERM3081                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[6]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[6]_NEW_REG1708_OTERM2777                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[6]_NEW_REG1710_OTERM2775                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[6]_OTERM1165                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[6]_OTERM1709_OTERM3093                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[6]_OTERM1709_OTERM3095                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[6]_OTERM1711_OTERM3051                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_NEW_REG1670_OTERM2781                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_NEW_REG1674_OTERM2779                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_OTERM1163                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_OTERM1671_OTERM3039                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_OTERM1671_OTERM3041                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_OTERM1673_NEW_REG2376_OTERM3367                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_OTERM1673_NEW_REG2378_OTERM3369                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_OTERM1673_NEW_REG2380_OTERM3371                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_OTERM1673_NEW_REG2382_OTERM3373                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_OTERM1673_OTERM2377_OTERM3409                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_OTERM1673_OTERM2379_OTERM3421                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_OTERM1673_OTERM2381_OTERM3411                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_OTERM1673_OTERM2383_OTERM3407                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_OTERM1675_OTERM3023                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[7]_OTERM1675_OTERM3025                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[0]                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[0]_OTERM1549                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[0]_OTERM1551_OTERM2459                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[0]_OTERM1551_OTERM2461                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[0]_OTERM1551_OTERM2463                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[0]_OTERM1553                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[0]~0_Duplicate_3                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[1]                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[1]_OTERM155                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[1]_OTERM157                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2]                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2]_OTERM133                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2]_OTERM135                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2]_OTERM137                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2]_OTERM139                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[0]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[0]_NEW1060_RTM01908                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[0]_NEW1060_RTM01909                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[0]_NEW_REG1904_OTERM2543                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[0]_NEW_REG1906_OTERM2541                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[0]_OTERM1061                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[0]_OTERM1905_OTERM3287                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[0]_OTERM1907_OTERM3283                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[0]_OTERM1907_OTERM3285                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[0]~11                                                                                    ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[1]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[1]_NEW_REG1894_OTERM2547                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[1]_NEW_REG1896_OTERM2545                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[1]_OTERM1059                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[1]_OTERM1895_OTERM3295                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[1]_OTERM1895_OTERM3297                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[1]_OTERM1897_OTERM3271                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[2]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[2]_NEW_REG1880_OTERM2551                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[2]_NEW_REG1882_OTERM2549                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[2]_OTERM1057                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[2]_OTERM1881_OTERM3303                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[2]_OTERM1881_OTERM3305                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[2]_OTERM1883_OTERM3193                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[3]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[3]_NEW_REG1866_OTERM2555                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[3]_NEW_REG1868_OTERM2553                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[3]_OTERM1055                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[3]_OTERM1867_OTERM3311                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[3]_OTERM1867_OTERM3313                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[3]_OTERM1869_OTERM3197                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[4]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[4]_NEW_REG1858_OTERM2559                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[4]_NEW_REG1860_OTERM2557                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[4]_OTERM1053                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[4]_OTERM1859_OTERM3275                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[4]_OTERM1859_OTERM3277                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[4]_OTERM1861_OTERM3201                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[5]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[5]_NEW_REG1850_OTERM2563                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[5]_NEW_REG1852_OTERM2561                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[5]_OTERM1051                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[5]_OTERM1851_OTERM3207                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[5]_OTERM1851_OTERM3209                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[5]_OTERM1853_OTERM3205                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[6]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[6]_NEW_REG1842_OTERM2567                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[6]_NEW_REG1844_OTERM2565                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[6]_OTERM1049                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[6]_OTERM1843_OTERM3219                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[6]_OTERM1843_OTERM3221                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[6]_OTERM1845_OTERM3217                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[7]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[7]_NEW_REG1750_OTERM2573                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[7]_NEW_REG1752_OTERM2571                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[7]_NEW_REG1754_OTERM2569                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[7]_OTERM1047                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[7]_OTERM1751_OTERM3119                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[7]_OTERM1751_OTERM3121                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[7]_OTERM1753_OTERM3319                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[7]_OTERM1753_OTERM3321                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[7]_OTERM1755_OTERM3067_OTERM3395                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[7]_OTERM1755_OTERM3069                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_next[1]~0                                                        ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[0]                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[0]_OTERM1561                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[0]_OTERM1563                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[0]_OTERM1565                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[1]                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[1]_OTERM693                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[1]_OTERM2153                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_NEW_REG62_OTERM2289                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_NEW_REG64_OTERM2287                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_NEW_REG66_OTERM2285                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM63_OTERM2469                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM63_OTERM2471                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM65_OTERM2485                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM65_OTERM2487                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM67_OTERM2477                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM67_OTERM2479                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM69_NEW_REG1448_OTERM2649                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM69_NEW_REG1450_OTERM2647                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM69_NEW_REG1452_OTERM2645                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM69_OTERM1449_OTERM3329                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM69_OTERM1451_OTERM3255                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM69_OTERM1451_OTERM3257                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM69_OTERM1453_OTERM3251                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]_OTERM69_OTERM1453_OTERM3253                               ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[0]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[0]_NEW1134_RTM02034                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[0]_NEW1134_RTM02035                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[0]_NEW_REG2030_OTERM2687                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[0]_NEW_REG2032_OTERM2685                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[0]_OTERM1135                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[0]_OTERM2031                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[0]_OTERM2033                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[0]~9                                                                                     ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[1]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[1]_NEW_REG2000_OTERM2695                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[1]_NEW_REG2002_OTERM2693                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[1]_OTERM1133                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[1]_OTERM2001                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[1]_OTERM2003                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[2]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[2]_NEW_REG1992_OTERM2699                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[2]_NEW_REG1994_OTERM2697                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[2]_OTERM1131                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[2]_OTERM1993                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[2]_OTERM1995                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[3]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[3]_NEW_REG1988_OTERM2703                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[3]_NEW_REG1990_OTERM2701                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[3]_OTERM1129                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[3]_OTERM1989                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[3]_OTERM1991                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[4]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[4]_NEW_REG2012_OTERM2691                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[4]_NEW_REG2014_OTERM2689                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[4]_OTERM1127                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[4]_OTERM2013                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[4]_OTERM2015                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[5]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[5]_NEW_REG1984_OTERM2707                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[5]_NEW_REG1986_OTERM2705                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[5]_OTERM1125                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[5]_OTERM1985                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[5]_OTERM1987                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[6]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[6]_NEW_REG1980_OTERM2711                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[6]_NEW_REG1982_OTERM2709                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[6]_OTERM1123                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[6]_OTERM1981                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[6]_OTERM1983                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[7]                                                                                       ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[7]_NEW_REG1974_OTERM2717                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[7]_NEW_REG1976_OTERM2715                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[7]_NEW_REG1978_OTERM2713                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[7]_OTERM1121                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[7]_OTERM1975                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[7]_OTERM1977                                                                             ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[7]_OTERM1979_OTERM3349                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[7]_OTERM1979_OTERM3351                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[0]                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[0]_OTERM183                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[0]_OTERM185_OTERM1935                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[0]_OTERM185_OTERM1937                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[0]_OTERM187                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[1]                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[1]_OTERM697                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[1]_OTERM2085                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2]                                                           ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2]_OTERM695                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2]_OTERM2097                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2]_OTERM2099_OTERM2453                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[0]_OTERM881                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[0]~15                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[1]_OTERM1263                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[1]~6                                                                  ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[2]_OTERM1265                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[3]_OTERM1269                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[4]_OTERM1267                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[5]_OTERM1271                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_irq_reg                                                                    ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_irq_reg_OTERM141                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_irq_reg_OTERM143                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_irq_reg_OTERM145                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_irq_reg_OTERM147                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_pressed_reg                                                                ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]_OTERM927                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]_OTERM2121                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]_OTERM2123                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[1]                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[1]_OTERM925                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[1]_OTERM2125                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[1]_OTERM2127                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[2]                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[2]_OTERM923                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[2]_OTERM2147                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[2]_OTERM2149                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[3]                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[3]_OTERM929                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[3]_OTERM2115                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[3]_OTERM2117                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[4]                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[4]_OTERM921                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[4]_OTERM2143                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[4]_OTERM2145                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[5]                                                             ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[5]_OTERM919                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[5]_OTERM2129                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[5]_OTERM2131                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|control_pressed_reg                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|control_pressed_reg_OTERM359                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|control_pressed_reg_OTERM361                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|irq_reg                                                                          ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|irq_reg_OTERM2073                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|irq_reg_OTERM2075                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|irq_reg_OTERM2077                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|irq_reg_OTERM2079                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|key_held_reg_OTERM883                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0]_OTERM911                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[1]_OTERM913                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[2]_OTERM915                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[3]_OTERM917                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[4]_OTERM907                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[4]~6_Duplicate_16                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[5]_OTERM909                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[6]_OTERM905                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[6]~14                                                          ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[7]_OTERM903                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[7]~13                                                          ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|process_1~0_Duplicate_2                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|shift_pressed_reg                                                                ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|shift_pressed_reg_OTERM1917                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|shift_pressed_reg_OTERM1919                                                      ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]_OTERM879                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]_OTERM2241                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]_OTERM2243                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[1]                                                                     ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[1]_OTERM877                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[1]_OTERM2209                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[1]_OTERM2211                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[1]_OTERM2213                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter0|out_reg                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter0|out_reg_OTERM1489                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter0|out_reg_OTERM1491_OTERM2425                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter0|out_reg_OTERM1491_OTERM2427                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter1|out_reg                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter1|out_reg_OTERM1479_OTERM2443                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter1|out_reg_OTERM1481                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter1|out_reg_OTERM1483_OTERM2433                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter1|out_reg_OTERM1483_OTERM2435                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter2|out_reg                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter2|out_reg_OTERM1505                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter2|out_reg_OTERM1507_OTERM2409                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter2|out_reg_OTERM1507_OTERM2411                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter3|out_reg                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter3|out_reg_OTERM1497                                                                        ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter3|out_reg_OTERM1499_OTERM2417                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter3|out_reg_OTERM1499_OTERM2419                                                              ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_4:poly_4_lfsr|shift_reg[0]_OTERM807                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_4:poly_4_lfsr|shift_reg[0]~0                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_4:poly_4_lfsr|shift_reg[1]_OTERM783                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_4:poly_4_lfsr|shift_reg[1]~1                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_4:poly_4_lfsr|shift_reg[2]_OTERM771                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_4:poly_4_lfsr|shift_reg[2]~2                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_4:poly_4_lfsr|shift_reg[3]_OTERM759                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_5:poly_5_lfsr|shift_reg[0]_OTERM805                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_5:poly_5_lfsr|shift_reg[0]~0                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_5:poly_5_lfsr|shift_reg[1]_OTERM781                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_5:poly_5_lfsr|shift_reg[1]~1                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_5:poly_5_lfsr|shift_reg[2]_OTERM769                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_5:poly_5_lfsr|shift_reg[2]~2                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_5:poly_5_lfsr|shift_reg[3]_OTERM757                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_5:poly_5_lfsr|shift_reg[3]~3                                                                                         ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_5:poly_5_lfsr|shift_reg[4]_OTERM751                                                                                  ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[0]_OTERM861                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[0]~8                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[1]_OTERM849                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[1]~9                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[2]_OTERM841                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[2]~10                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[3]_OTERM837                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[3]~11                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[4]_OTERM833                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[4]~12                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[5]_OTERM785                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[5]~13                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[6]_OTERM773                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[6]~14                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[7]_OTERM761                                                                           ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[8]_OTERM1011                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[8]~4                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[9]_OTERM1015                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[9]~3                                                                                  ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[10]_OTERM1021                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[10]~2                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[11]_OTERM1025                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[11]~1                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[12]_OTERM1009                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[12]~5                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[13]_OTERM1029                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[13]~0                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[14]_OTERM999                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[14]~7                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[15]_OTERM1003                                                                         ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[15]~6                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[16]_OTERM873                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]_OTERM987                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]_OTERM989                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]_OTERM991                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]_OTERM993                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]_OTERM983                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]_OTERM985                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]_OTERM981                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]_OTERM979                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[0]_OTERM971                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[1]_OTERM973                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[2]_OTERM975                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[3]_OTERM977                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[4]_OTERM967                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[5]_OTERM969                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[6]_OTERM965                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[7]_OTERM963                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[0]_OTERM939                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[1]_OTERM941                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[2]_OTERM943                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[3]_OTERM945                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[4]_OTERM935                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[5]_OTERM937                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[6]_OTERM933                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[7]_OTERM931                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[0]_OTERM955                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[1]_OTERM957                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[2]_OTERM959                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[3]_OTERM961                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[4]_OTERM951                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[5]_OTERM953                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[6]_OTERM949                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[7]_OTERM947                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[0]_OTERM741                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[1]_OTERM743                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[2]_OTERM745                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[3]_OTERM747                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[4]_OTERM737                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[5]_OTERM739                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[6]_OTERM735                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[7]_OTERM733                                                                                                            ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[0]_OTERM1227                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[0]~11                                                                                                           ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[1]_OTERM1231                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[2]_OTERM1237                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[3]_OTERM1249                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[4]                                                                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[4]_OTERM1225                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[4]_OTERM3423                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[4]_OTERM3425                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[5]                                                                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[5]_OTERM1273                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[5]_OTERM3331                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[5]_OTERM3333                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[6]                                                                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[6]_OTERM1215                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[6]_OTERM2499                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[6]_OTERM2501                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[7]                                                                                                              ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[7]_OTERM1219                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[7]_OTERM2223                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[7]_OTERM2225                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[7]_OTERM2227                                                                                                    ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_reset_reg                                                                                                                   ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_reset_reg_OTERM161                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_reset_reg_OTERM163                                                                                                          ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_reset_reg_OTERM165_OTERM1871                                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_reset_reg_OTERM165_OTERM1873                                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_reset_reg_OTERM165_OTERM1875                                                                                                ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serin_clock_reg                                                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serin_clock_reg_OTERM1543                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serin_clock_reg_OTERM1545                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serin_clock_reg_OTERM1547                                                                                                       ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[0]_OTERM2337                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[0]~8                                                                           ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[1]_OTERM2335                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[2]_OTERM2333                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[3]_OTERM2331                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[4]_OTERM2329                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[5]_OTERM1203                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[5]_OTERM2327                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[6]_OTERM2325                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|enabled_out_reg_OTERM995                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|Equal0~1                                                                                 ; Deleted          ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[0]_OTERM2323                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[0]~6                                                                           ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[1]_OTERM1141                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[1]_OTERM2321                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[2]_OTERM1145                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[2]_OTERM2319                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[3]_OTERM2317                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[4]_OTERM2315                                                                   ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|enabled_out_reg_OTERM859                                                                 ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|twotone_reset~0_Duplicate_2                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|twotone_reset~0_Duplicate_4                                                                                                     ; Retimed Register ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|Add4~0                                                                       ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|volume_int_sum[0]~1                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|volume_int_sum[4]~9                                                          ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|volume_sum_next[0]                                                           ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|volume_sum_next[4]                                                           ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror|digit_reg[19][0]~1                                                                                                      ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|Add0~1                                                                                                             ; Modified         ; Timing optimization ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_next~3                                                                                                       ; Modified         ; Timing optimization ;
; comb~0_RTM01594                                                                                                                                                                                                      ; Modified         ; Timing optimization ;
; comb~0_RTM01594                                                                                                                                                                                                      ; Retimed Register ; Timing optimization ;
; scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_lnm:auto_generated|cntr_8rf:cntr1|counter_comb_bita0~COUT                                                                   ; Modified         ; Timing optimization ;
; scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_lnm:auto_generated|cntr_8rf:cntr1|counter_reg_bit[0]~0                                                                      ; Modified         ; Timing optimization ;
; sdram_statemachine:sdram_adaptor|ADDRESS_IN_sreg[2]~0                                                                                                                                                                ; Modified         ; Timing optimization ;
; sdram_statemachine:sdram_adaptor|ADDRESS_IN_sreg[2]~0_RTM0296                                                                                                                                                        ; Modified         ; Timing optimization ;
; sdram_statemachine:sdram_adaptor|ADDRESS_IN_sreg[16]~7                                                                                                                                                               ; Modified         ; Timing optimization ;
; sdram_statemachine:sdram_adaptor|COMPLETE                                                                                                                                                                            ; Modified         ; Timing optimization ;
; sdram_statemachine:sdram_adaptor|COMPLETE_RESYN3470_BDD3471                                                                                                                                                          ; Created          ; Timing optimization ;
; sdram_statemachine:sdram_adaptor|COMPLETE_RESYN3472_BDD3473                                                                                                                                                          ; Created          ; Timing optimization ;
; user_io:my_user_io|Equal5~0_OTERM1                                                                                                                                                                                   ; Retimed Register ; Timing optimization ;
; user_io:my_user_io|Mux2~1                                                                                                                                                                                            ; Deleted          ; Timing optimization ;
; user_io:my_user_io|Mux2~2                                                                                                                                                                                            ; Deleted          ; Timing optimization ;
; user_io:my_user_io|Mux2~3                                                                                                                                                                                            ; Deleted          ; Timing optimization ;
; user_io:my_user_io|Mux2~4                                                                                                                                                                                            ; Deleted          ; Timing optimization ;
; user_io:my_user_io|Mux2~5                                                                                                                                                                                            ; Deleted          ; Timing optimization ;
; user_io:my_user_io|Mux2~7                                                                                                                                                                                            ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_config_regs:config_regs|Add0~1                                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_config_regs:config_regs|Add3~1                                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_config_regs:config_regs|Add3~6                                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|Add5~1                                                                                                                                                ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count~4                                                                                                                                               ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[7]~3_OTERM227                                                                                                                                                  ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_config_regs:config_regs|subtimer_reg[0]~10                                                                                                                                                           ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Add2~0                                                                                                                                                         ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Add4~1                                                                                                                                                         ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Add7~1                                                                                                                                                         ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Add11~1                                                                                                                                                        ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Add12~1                                                                                                                                                        ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Selector42~3                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Selector100~7                                                                                                                                                  ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Selector100~15                                                                                                                                                 ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Selector155~0                                                                                                                                                  ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Selector155~5                                                                                                                                                  ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Selector231~4                                                                                                                                                  ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Selector232~0                                                                                                                                                  ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Selector232~1                                                                                                                                                  ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[8]                                                                                                                                                         ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[8]_OTERM1921                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[8]_OTERM1923                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[8]_OTERM1925                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[9]                                                                                                                                                         ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[9]_OTERM1911                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[9]_OTERM1913                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[9]_OTERM1915                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[10]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[10]_OTERM1885                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[10]_OTERM1887                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[10]_OTERM1889                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[11]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[11]_OTERM1833                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[11]_OTERM1835                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[11]_OTERM1837                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[12]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[12]_OTERM1817                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[12]_OTERM1819                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[12]_OTERM1821                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[13]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[13]_OTERM1713                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[13]_OTERM1715                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[13]_OTERM1717                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[14]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[14]_OTERM1689                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[14]_OTERM1691                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[14]_OTERM1693                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[15]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[15]_OTERM1659                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[15]_OTERM1661                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[15]_OTERM1663                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[16]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[16]_OTERM281                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[16]_OTERM283                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[16]_OTERM285                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[16]_OTERM287_OTERM1739                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[16]_OTERM287_OTERM1741                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[16]_OTERM287_OTERM1743                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[17]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[17]_OTERM1631                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[17]_OTERM1633                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[17]_OTERM1635                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[18]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[18]_OTERM1621                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[18]_OTERM1623                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[18]_OTERM1625                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[19]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[19]_OTERM1641                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[19]_OTERM1643                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[19]_OTERM1645                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[19]_OTERM1647                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[20]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[20]_OTERM301                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[20]_OTERM303_OTERM1829                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[20]_OTERM303_OTERM1831                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[20]_OTERM305                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[21]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[21]_OTERM273                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[21]_OTERM275_OTERM1781                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[21]_OTERM275_OTERM1783                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[21]_OTERM277                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[22]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[22]_OTERM249                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[22]_OTERM251_OTERM1695                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[22]_OTERM251_OTERM1697                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[22]_OTERM253                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[23]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[23]_OTERM241                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[23]_OTERM243_OTERM1677                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[23]_OTERM243_OTERM1679                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[23]_OTERM243_OTERM1681                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[23]_OTERM245                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[23]_OTERM247                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[24]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[24]_OTERM235                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[24]_OTERM237_OTERM1655                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[24]_OTERM237_OTERM1657                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[24]_OTERM239                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[25]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[25]_OTERM229                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[25]_OTERM231_OTERM1637                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[25]_OTERM231_OTERM1639                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[25]_OTERM233                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[26]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[26]_OTERM221                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[26]_OTERM223_OTERM1627                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[26]_OTERM223_OTERM1629                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[26]_OTERM225                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[27]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[27]_OTERM215                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[27]_OTERM217_OTERM1617                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[27]_OTERM217_OTERM1619                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[27]_OTERM219                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[28]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[28]_OTERM209                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[28]_OTERM211_OTERM1613                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[28]_OTERM211_OTERM1615                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[28]_OTERM213                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[29]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[29]_OTERM203                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[29]_OTERM205_OTERM1609                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[29]_OTERM205_OTERM1611                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[29]_OTERM207                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[30]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[30]_OTERM197                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[30]_OTERM199_OTERM1605                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[30]_OTERM199_OTERM1607                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[30]_OTERM201                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[31]                                                                                                                                                        ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[31]_OTERM189                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[31]_OTERM191_OTERM1597                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[31]_OTERM191_OTERM1599                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[31]_OTERM191_OTERM1601                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[31]_OTERM191_OTERM1603                                                                                                                                     ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[31]_OTERM193                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[31]_OTERM195                                                                                                                                               ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|addr_r[22]_NEW2366_RTM02368                                                                                                                                    ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|addr_r[22]_OTERM2367                                                                                                                                           ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|addr_r[23]_NEW2369_RTM02371                                                                                                                                    ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|addr_r[23]_OTERM2370                                                                                                                                           ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|byte_read_r_OTERM1317                                                                                                                                          ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|byte_write_r_OTERM1315                                                                                                                                         ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|byte_write_r_OTERM2373                                                                                                                                         ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|byte_write_r~0                                                                                                                                                 ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|inc_inc_sp[3]~0                                                                                                                                                ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|inc_inc_sp[3]~1                                                                                                                                                ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|inc_sp[2]~0                                                                                                                                                    ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|inc_sp[2]~1                                                                                                                                                    ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~78                                                                                                                                                        ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~79                                                                                                                                                        ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~83                                                                                                                                                        ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~84                                                                                                                                                        ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~89                                                                                                                                                        ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~90                                                                                                                                                        ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~93                                                                                                                                                        ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~98                                                                                                                                                        ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~99                                                                                                                                                        ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~102                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~103                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~106                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~107                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~110                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~115                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~116                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~119                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~124                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~129                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~130                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~133                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~138                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~144                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~145                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~148                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~149                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~154                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~155                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~158                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~159                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~162                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~163                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~166                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~171                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~176                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~181                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~186                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~187                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~190                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~195                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~200                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~201                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~204                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~205                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~208                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~213                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~214                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~217                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~222                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~223                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~226                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~231                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~236                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~241                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~245                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~250                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn~251                                                                                                                                                       ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|pc_r[0]~14                                                                                                                                                     ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r~31                                                                                                                                                        ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r~36                                                                                                                                                        ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state~46                                                                                                                                                       ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|write_en_r_OTERM1313                                                                                                                                           ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|write_en_r_OTERM2375                                                                                                                                           ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|config_mem~0_OTERM167                                                                                                                                                              ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|memory_access_OTERM2053                                                                                                                                                            ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~18                                                                                                                                                                   ; Deleted          ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~18_OTERM295                                                                                                                                                          ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~18_RTM0297                                                                                                                                                           ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~18_RTM0297                                                                                                                                                           ; Retimed Register ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~19                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~20                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~21                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~22                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~23                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~24                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~26                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~30                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~32                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~36                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~38                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~41                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~44                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~46                                                                                                                                                                   ; Modified         ; Timing optimization ;
; zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]~51                                                                                                                                                                   ; Modified         ; Timing optimization ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+
; Register Name                                                                                                                                                ; Megafunction                                                                                                                                                     ; Type       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+
; zpu_rom:zpu_rom1|q[0..31]                                                                                                                                    ; zpu_rom:zpu_rom1|ROM_rtl_0                                                                                                                                       ; RAM        ;
; zpucore:zpu|generic_ram_infer:ram_31_24|q_ram[0..7]                                                                                                          ; zpucore:zpu|generic_ram_infer:ram_31_24|ram_block_rtl_0                                                                                                          ; RAM        ;
; zpucore:zpu|generic_ram_infer:ram23_16|q_ram[0..7]                                                                                                           ; zpucore:zpu|generic_ram_infer:ram23_16|ram_block_rtl_0                                                                                                           ; RAM        ;
; zpucore:zpu|generic_ram_infer:ram_15_8|q_ram[0..7]                                                                                                           ; zpucore:zpu|generic_ram_infer:ram_15_8|ram_block_rtl_0                                                                                                           ; RAM        ;
; zpucore:zpu|generic_ram_infer:ram_7_0|q_ram[0..7]                                                                                                            ; zpucore:zpu|generic_ram_infer:ram_7_0|ram_block_rtl_0                                                                                                            ; RAM        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|q_ram[0..7] ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|ram_block_rtl_0 ; RAM        ;
; scandoubler:scandoubler1|scandouble_ram_infer:lineb|q[0..7]                                                                                                  ; scandoubler:scandoubler1|scandouble_ram_infer:lineb|ram_block_rtl_0                                                                                              ; RAM        ;
; scandoubler:scandoubler1|scandouble_ram_infer:linea|q[0..7]                                                                                                  ; scandoubler:scandoubler1|scandouble_ram_infer:linea|ram_block_rtl_0                                                                                              ; RAM        ;
; sd_card:my_sd_card|buffer_byte[0..7]                                                                                                                         ; sd_card:my_sd_card|buffer_rtl_0                                                                                                                                  ; RAM        ;
; sd_card:my_sd_card|cid_byte[0..7]                                                                                                                            ; sd_card:my_sd_card|cid_rtl_0                                                                                                                                     ; RAM        ;
; sd_card:my_sd_card|csd_byte[0..7]                                                                                                                            ; sd_card:my_sd_card|csd_rtl_0                                                                                                                                     ; RAM        ;
; scandoubler:scandoubler1|delay_line:hsync_delay|shift_reg[0..127]                                                                                            ; scandoubler:scandoubler1|delay_line:hsync_delay|shift_reg_rtl_0                                                                                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|shift_reg[0..63][0..6]                     ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|shift_reg_rtl_0                                ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|shift_reg[0..31][0..3]                     ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|shift_reg_rtl_0                                ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay|shift_reg[0..31][0,1]                       ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|shift_reg_rtl_0                                ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg[0..3][0..7]                         ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg_rtl_0                                   ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay|shift_reg[0..3][0,1]                         ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg_rtl_0                                   ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay|shift_reg[0..3][0,1]                         ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg_rtl_0                                   ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay|shift_reg[0..3][0,1]                         ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg_rtl_0                                   ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay|shift_reg[0..3][0,1]                         ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg_rtl_0                                   ; SHIFT_TAPS ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                                          ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                                ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|hcount_reg[4]                                                                     ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos|value_reg[3]                                            ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos|value_reg[5]                                            ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|ram_bank[12]                                         ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|rom_bank[14]                                         ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |atari800core_mist|scandoubler:scandoubler1|output_address_reg[1]                                                                                                                         ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2]             ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[0]             ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[1] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[0]             ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[0] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[0] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]             ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|subtimer_reg[6]                                                                                                                ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2]                           ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[0]                           ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2]                           ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[1]                           ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot_counter_reg[0]                                                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[7]                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[3]                                                                ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|vcount_reg[0]                                                                     ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_hr_reg[1]                                                                    ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count|value_reg[2]                           ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count|value_reg[3]                           ;
; 3:1                ; 4 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|value_reg[15]                             ;
; 3:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|display_list_address_low_temp_reg[3]                                              ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|cycles_since_refresh_reg[5]                                                                                                           ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[6]                                         ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[2]                                         ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[0]                                                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[5]                                                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[6]                                                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[1]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[2]                                         ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[0]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[4]                             ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer|value_reg[2]                             ;
; 3:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |atari800core_mist|user_io:my_user_io|sd_dout[1]                                                                                                                                          ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |atari800core_mist|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|byte_received_reg                                                                                     ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |atari800core_mist|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|ps2_shiftreg_reg[0]                                                                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[1]                                                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[1]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[6]                                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|shiftclock_reg[1]                                                                 ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[21]                                                                                                                       ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|data_out_reg[20]                                                                                                                      ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|addrl_r[1]                                                                                                       ;
; 3:1                ; 6 bits    ; 12 LEs        ; 0 LEs                ; 12 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[3]   ;
; 4:1                ; 10 bits   ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|ADDRESS_IN_sreg[5]                                                                                                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|data_out_reg[4]                                                                                                                       ;
; 4:1                ; 28 bits   ; 56 LEs        ; 28 LEs               ; 28 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[21]                                                                                               ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[4]                                                                                                ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|serin_shift_reg[7]                                                                              ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serin_shift_reg[8]                                                    ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[9]                                                                                      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[6]                                                                                      ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[8]                                                                                      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[0]                                                                                      ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[9]                                                                                      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[1]                                                                                      ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[9]                                                                                      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[2]                                                                                      ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serin_shift_reg[4]                                                                ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|COLOUR_REG[5]                                                                       ;
; 4:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|refresh_pending_reg[3]                                                                                                                ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[4]                                             ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div|count_reg[5]                   ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[2]                               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|instruction_reg[7]                                                                ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|an_reg[2]                                                                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mist|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|bitcount_reg[2]                                                                                       ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|HRCOLOUR_REG[3]                                                                     ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[2]                               ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[4]                                             ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div|count_reg[0]                   ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|addr_reg[8]                                                                                                                           ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|oss_bank[1]                                            ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_mist|user_io:my_user_io|ps2_tx_state[1]                                                                                                                                     ;
; 4:1                ; 6 bits    ; 12 LEs        ; 0 LEs                ; 12 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[3]               ;
; 4:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |atari800core_mist|user_io:my_user_io|ps2_tx_byte[6]                                                                                                                                      ;
; 7:1                ; 11 bits   ; 44 LEs        ; 0 LEs                ; 44 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|zpu_addr_reg[23]                                                                                                                     ;
; 4:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|T[2]                                                       ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_toggles[3]                                                                                          ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serout_bitcount_reg[0]                                                            ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serout_shift_reg[7]                                                               ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|pause_reg[13]                                                                                                                  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|serin_bitcount_reg[0]                                                                           ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|serout_bitcount_reg[0]                                                                          ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|serout_shift_reg[8]                                                                             ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serin_bitcount_reg[3]                                                 ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serin_bitcount_reg[3]                                                             ;
; 16:1               ; 2 bits    ; 20 LEs        ; 14 LEs               ; 6 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|instruction_final_row_reg[0]                                                      ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serout_bitcount_reg[1]                                                ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serout_shift_reg[1]                                                   ;
; 5:1                ; 6 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|display_shift_reg[6]                                                              ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[2]                                                                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[2]                                                                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[2]                                                                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[2]                                                                       ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[5]                                                       ;
; 17:1               ; 2 bits    ; 22 LEs        ; 2 LEs                ; 20 LEs                 ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|ba_reg[0]                                                                                                                             ;
; 17:1               ; 3 bits    ; 33 LEs        ; 9 LEs                ; 24 LEs                 ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|addr_reg[5]                                                                                                                           ;
; 10:1               ; 14 bits   ; 84 LEs        ; 14 LEs               ; 70 LEs                 ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|delay_reg[12]                                                                                                                         ;
; 6:1                ; 4 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|value_reg[8]                              ;
; 6:1                ; 8 bits    ; 32 LEs        ; 8 LEs                ; 24 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|value_reg[5]                              ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count|value_reg[1]                               ;
; 18:1               ; 5 bits    ; 60 LEs        ; 20 LEs               ; 40 LEs                 ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|addr_reg[7]                                                                                                                           ;
; 18:1               ; 8 bits    ; 96 LEs        ; 8 LEs                ; 88 LEs                 ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|data_out_reg[14]                                                                                                                      ;
; 6:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|doReg[1]                                                   ;
; 7:1                ; 3 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|COLOUR_REG[1]                                                                       ;
; 7:1                ; 6 bits    ; 24 LEs        ; 6 LEs                ; 18 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[13]                            ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[0]                                                                        ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[3]                                                                        ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[4]                                                                        ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[6]                                                                        ;
; 7:1                ; 16 bits   ; 64 LEs        ; 16 LEs               ; 48 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[11]                                                     ;
; 8:1                ; 7 bits    ; 35 LEs        ; 14 LEs               ; 21 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|tx_buffer[7]                                                                                            ;
; 23:1               ; 2 bits    ; 30 LEs        ; 4 LEs                ; 26 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|target_reg[1]                                                                                                ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[3]                                                   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[5]                                                   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[4]                                                   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[2]                                                   ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player0|shift_reg[6]                                                    ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1|shift_reg[5]                                                    ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2|shift_reg[5]                                                    ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3|shift_reg[1]                                                    ;
; 9:1                ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[3]                             ;
; 9:1                ; 2 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[8]                             ;
; 9:1                ; 7 bits    ; 42 LEs        ; 28 LEs               ; 14 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[10]                                                 ;
; 5:1                ; 10 bits   ; 30 LEs        ; 0 LEs                ; 30 LEs                 ; Yes        ; |atari800core_mist|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|key_value_last_reg[7]                                                                                 ;
; 6:1                ; 10 bits   ; 40 LEs        ; 10 LEs               ; 30 LEs                 ; Yes        ; |atari800core_mist|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|key_value_reg[8]                                                                                      ;
; 11:1               ; 6 bits    ; 42 LEs        ; 30 LEs               ; 12 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[5]                                                  ;
; 26:1               ; 2 bits    ; 34 LEs        ; 6 LEs                ; 28 LEs                 ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|sdram_state_reg[1]                                                                                                                    ;
; 17:1               ; 2 bits    ; 22 LEs        ; 6 LEs                ; 16 LEs                 ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|ldqm_reg                                                                                                                              ;
; 12:1               ; 2 bits    ; 16 LEs        ; 12 LEs               ; 4 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_fetch_destination_reg[0]                                                      ;
; 13:1               ; 5 bits    ; 40 LEs        ; 15 LEs               ; 25 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[13]                                                               ;
; 10:1               ; 4 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[6]                                                                ;
; 10:1               ; 3 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[0]                                                                ;
; 3:1                ; 24 bits   ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|data_o[17]                                                                                                       ;
; 21:1               ; 19 bits   ; 266 LEs       ; 38 LEs               ; 228 LEs                ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|pc_r[21]                                                                                                         ;
; 21:1               ; 5 bits    ; 70 LEs        ; 15 LEs               ; 55 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|pc_r[9]                                                                                                          ;
; 18:1               ; 8 bits    ; 96 LEs        ; 24 LEs               ; 72 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[22]                                                                                                         ;
; 17:1               ; 21 bits   ; 231 LEs       ; 252 LEs              ; -21 LEs                ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|addr_r[14]                                                                                                       ;
; 2326:1             ; 8 bits    ; 12400 LEs     ; 464 LEs              ; 11936 LEs              ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[8]                                                                                                                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mist|sd_card:my_sd_card|byte_cnt[3]                                                                                                                                         ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[0]                                                                                                ;
; 6:1                ; 2 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[7]   ;
; 6:1                ; 6 bits    ; 24 LEs        ; 6 LEs                ; 18 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0]   ;
; 18:1               ; 8 bits    ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|dq_out_reg[8]                                                                                                                         ;
; 18:1               ; 8 bits    ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |atari800core_mist|sdram_statemachine:sdram_adaptor|dq_out_reg[5]                                                                                                                         ;
; 8:1                ; 2 bits    ; 10 LEs        ; 0 LEs                ; 10 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[6]               ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[1]               ;
; 22:1               ; 3 bits    ; 42 LEs        ; 27 LEs               ; 15 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|state_reg[2]                                                                                                 ;
; 12:1               ; 31 bits   ; 248 LEs       ; 62 LEs               ; 186 LEs                ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|b_r[10]                                                                                                          ;
; 18:1               ; 13 bits   ; 156 LEs       ; 39 LEs               ; 117 LEs                ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[8]                                                                                                          ;
; 30:1               ; 8 bits    ; 160 LEs       ; 128 LEs              ; 32 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[31]                                                                                                          ;
; 33:1               ; 3 bits    ; 66 LEs        ; 36 LEs               ; 30 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[2]                                                                                                           ;
; 34:1               ; 14 bits   ; 308 LEs       ; 210 LEs              ; 98 LEs                 ; Yes        ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[11]                                                                                                          ;
; 3:1                ; 85 bits   ; 170 LEs       ; 85 LEs               ; 85 LEs                 ; No         ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tinsns                                                                                                           ;
; 3:1                ; 266 bits  ; 532 LEs       ; 266 LEs              ; 266 LEs                ; No         ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tdecoded                                                                                                         ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tdecoded                                                                                                         ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tdecoded                                                                                                         ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tdecoded                                                                                                         ;
; 4:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; No         ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Mux7                                                                                                             ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux23                                                                     ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux141                                                                    ;
; 3:1                ; 11 bits   ; 22 LEs        ; 22 LEs               ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle                                                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add20                                                      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf1_next[2]                                                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf1_next[0]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf2_next[5]                                                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf2_next[3]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf3_next[6]                                                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf3_next[2]                                                         ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|skctl_next[1]                                                                     ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|skctl_next[1]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|nextOpcInfo[42]                                            ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|Mux3                                                                              ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|ca2_edge_next                                                                         ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_control_next[5]                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\processAluInput:temp[7]                                   ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|skctl_next[0]                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|audf1_next[5]                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|audf3_next[7]                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|audf2_next[0]                                                                                   ;
; 3:1                ; 25 bits   ; 50 LEs        ; 50 LEs               ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux83                                                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|line_buffer_data_in[6]                                                            ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dmactl_delayed_reg[2]                                                             ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf0_next[5]                                                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf0_next[3]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|audf0_next[5]                                                                                   ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|playfield_dma_end_cycle[3]                                                        ;
; 4:1                ; 11 bits   ; 22 LEs        ; 22 LEs               ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux119                                                                    ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|spi_dma_addr_next[7]                                                                                                           ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3                                                       ;
; 8:1                ; 8 bits    ; 40 LEs        ; 24 LEs               ; 16 LEs                 ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux13                                                      ;
; 4:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux23                                                      ;
; 7:1                ; 12 bits   ; 48 LEs        ; 12 LEs               ; 36 LEs                 ; No         ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|Mux25                                                                                                                                ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux107                                                                    ;
; 9:1                ; 9 bits    ; 54 LEs        ; 27 LEs               ; 27 LEs                 ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux98                                                                     ;
; 9:1                ; 2 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux131                                                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3                                                       ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_modify_next[1]                                                            ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_modify_next[6]                                                            ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_pf2_live                                                                     ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux22                                                      ;
; 9:1                ; 3 bits    ; 18 LEs        ; 3 LEs                ; 15 LEs                 ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux19                                                ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|access_type[0]                                       ;
; 7:1                ; 6 bits    ; 24 LEs        ; 18 LEs               ; 6 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux1                                                       ;
; 7:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|data_live[1]                                                                      ;
; 64:1               ; 8 bits    ; 336 LEs       ; 256 LEs              ; 80 LEs                 ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|DATA_OUT[7]                                                    ;
; 9:1                ; 3 bits    ; 18 LEs        ; 6 LEs                ; 12 LEs                 ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux22                                                ;
; 7:1                ; 4 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux17                                                ;
; 12:1               ; 2 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux30                                                      ;
; 256:1              ; 3 bits    ; 510 LEs       ; 9 LEs                ; 501 LEs                ; No         ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|DATA_OUT[0]                                                                                     ;
; 256:1              ; 3 bits    ; 510 LEs       ; 12 LEs               ; 498 LEs                ; No         ; |atari800core_mist|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|DATA_OUT[1]                                                                                     ;
; 21:1               ; 6 bits    ; 84 LEs        ; 6 LEs                ; 78 LEs                 ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|bram_adr[0]                                          ;
; 14:1               ; 2 bits    ; 18 LEs        ; 4 LEs                ; 14 LEs                 ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux28                                                      ;
; 12:1               ; 35 bits   ; 280 LEs       ; 210 LEs              ; 70 LEs                 ; No         ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn                                                                                                             ;
; 10:1               ; 6 bits    ; 36 LEs        ; 30 LEs               ; 6 LEs                  ; No         ; |atari800core_mist|sd_card:my_sd_card|write_state.WR_STATE_SEND_DRESP                                                                                                                     ;
; 35:1               ; 14 bits   ; 322 LEs       ; 140 LEs              ; 182 LEs                ; No         ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|Mux62                                                                                                                                ;
; 35:1               ; 10 bits   ; 230 LEs       ; 110 LEs              ; 120 LEs                ; No         ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|Mux68                                                                                                                                ;
; 14:1               ; 3 bits    ; 27 LEs        ; 18 LEs               ; 9 LEs                  ; No         ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn                                                                                                             ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add0                                                       ;
; 264:1              ; 4 bits    ; 704 LEs       ; 4 LEs                ; 700 LEs                ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux27                                                ;
; 11:1               ; 3 bits    ; 21 LEs        ; 12 LEs               ; 9 LEs                  ; No         ; |atari800core_mist|sd_card:my_sd_card|read_state                                                                                                                                          ;
; 45:1               ; 5 bits    ; 150 LEs       ; 85 LEs               ; 65 LEs                 ; No         ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|Mux78                                                                                                                                ;
; 9:1                ; 3 bits    ; 18 LEs        ; 3 LEs                ; 15 LEs                 ; No         ; |atari800core_mist|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state                                                                                                            ;
; 521:1              ; 2 bits    ; 694 LEs       ; 56 LEs               ; 638 LEs                ; No         ; |atari800core_mist|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|MEMORY_DATA[4]                                                            ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------+
; Source assignments for user_io:my_user_io                        ;
+------------------------------+-------+------+--------------------+
; Assignment                   ; Value ; From ; To                 ;
+------------------------------+-------+------+--------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; spi_sck_D[7]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; spi_sck_D[7]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; spi_sck_D[6]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; spi_sck_D[6]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; spi_sck_D[5]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; spi_sck_D[5]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; spi_sck_D[4]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; spi_sck_D[4]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; spi_sck_D[3]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; spi_sck_D[3]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; spi_sck_D[2]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; spi_sck_D[2]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; spi_sck_D[1]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; spi_sck_D[1]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; spi_sck_D[0]       ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; spi_sck_D[0]       ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; serial_out_byte[7] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; serial_out_byte[7] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; serial_out_byte[6] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; serial_out_byte[6] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; serial_out_byte[5] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; serial_out_byte[5] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; serial_out_byte[4] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; serial_out_byte[4] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; serial_out_byte[3] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; serial_out_byte[3] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; serial_out_byte[2] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; serial_out_byte[2] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; serial_out_byte[1] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; serial_out_byte[1] ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; serial_out_byte[0] ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; serial_out_byte[0] ;
+------------------------------+-------+------+--------------------+


+----------------------------------------------------------+
; Source assignments for sd_card:my_sd_card                ;
+---------------------------+-------+------+---------------+
; Assignment                ; Value ; From ; To            ;
+---------------------------+-------+------+---------------+
; PRESERVE_REGISTER         ; on    ; -    ; rd_io_ack     ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; rd_io_ack     ;
; PRESERVE_REGISTER         ; on    ; -    ; wr_io_ack     ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; wr_io_ack     ;
; PRESERVE_REGISTER         ; on    ; -    ; illegal_state ;
; PRESERVE_FANOUT_FREE_NODE ; on    ; -    ; illegal_state ;
+---------------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------+
; Source assignments for zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0|altsyncram_af71:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------+
; Assignment                      ; Value              ; From ; To                            ;
+---------------------------------+--------------------+------+-------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                             ;
+---------------------------------+--------------------+------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                         ;
+---------------------------------+--------------------+------+------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                          ;
+---------------------------------+--------------------+------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                        ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                         ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                        ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                         ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_7i41:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                       ;
+---------------------------------+--------------------+------+----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                        ;
+---------------------------------+--------------------+------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0|altsyncram_hf41:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                                  ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                   ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0|altsyncram_0h81:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                     ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                      ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0|altsyncram_0h81:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                     ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                      ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Source assignments for sd_card:my_sd_card|altsyncram:buffer_rtl_0|altsyncram_t1d1:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------+
; Assignment                      ; Value              ; From ; To                                 ;
+---------------------------------+--------------------+------+------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                  ;
+---------------------------------+--------------------+------+------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Source assignments for sd_card:my_sd_card|altsyncram:cid_rtl_0|altsyncram_huc1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------+
; Assignment                      ; Value              ; From ; To                              ;
+---------------------------------+--------------------+------+---------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                               ;
+---------------------------------+--------------------+------+---------------------------------+


+-----------------------------------------------------------------------------------------------+
; Source assignments for sd_card:my_sd_card|altsyncram:csd_rtl_0|altsyncram_huc1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------+
; Assignment                      ; Value              ; From ; To                              ;
+---------------------------------+--------------------+------+---------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                               ;
+---------------------------------+--------------------+------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_lnm:auto_generated|altsyncram_v6b1:altsyncram2 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                               ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_amm:auto_generated|altsyncram_74b1:altsyncram2 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                                 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                  ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_4mm:auto_generated|altsyncram_p3b1:altsyncram2 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                                 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                  ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_l7n:auto_generated|altsyncram_r3b1:altsyncram2 ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                               ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_h7n:auto_generated|altsyncram_h3b1:altsyncram2 ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                              ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                               ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |atari800core_mist ;
+----------------+-------+----------------------------------------------------------+
; Parameter Name ; Value ; Type                                                     ;
+----------------+-------+----------------------------------------------------------+
; tv             ; 0     ; Untyped                                                  ;
; video          ; 2     ; Untyped                                                  ;
; composite_sync ; 0     ; Untyped                                                  ;
; scandouble     ; 1     ; Untyped                                                  ;
+----------------+-------+----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------+
; Parameter Settings for User Entity Instance: user_io:my_user_io ;
+----------------+-------+----------------------------------------+
; Parameter Name ; Value ; Type                                   ;
+----------------+-------+----------------------------------------+
; STRLEN         ; 0     ; Signed Integer                         ;
+----------------+-------+----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1 ;
+----------------+-------+---------------------------------------------------+
; Parameter Name ; Value ; Type                                              ;
+----------------+-------+---------------------------------------------------+
; ps2_enable     ; 1     ; Signed Integer                                    ;
; direct_enable  ; 0     ; Signed Integer                                    ;
+----------------+-------+---------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                           ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------+
; count          ; 256   ; Signed Integer                                                                                                 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: pll_ntsc:\gen_ntsc_pll:mist_pll|altpll:altpll_component ;
+-------------------------------+----------------------------+-----------------------------------------+
; Parameter Name                ; Value                      ; Type                                    ;
+-------------------------------+----------------------------+-----------------------------------------+
; OPERATION_MODE                ; NORMAL                     ; Untyped                                 ;
; PLL_TYPE                      ; AUTO                       ; Untyped                                 ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pll_ntsc ; Untyped                                 ;
; QUALIFY_CONF_DONE             ; OFF                        ; Untyped                                 ;
; COMPENSATE_CLOCK              ; CLK0                       ; Untyped                                 ;
; SCAN_CHAIN                    ; LONG                       ; Untyped                                 ;
; PRIMARY_CLOCK                 ; INCLK0                     ; Untyped                                 ;
; INCLK0_INPUT_FREQUENCY        ; 37037                      ; Signed Integer                          ;
; INCLK1_INPUT_FREQUENCY        ; 0                          ; Untyped                                 ;
; GATE_LOCK_SIGNAL              ; NO                         ; Untyped                                 ;
; GATE_LOCK_COUNTER             ; 0                          ; Untyped                                 ;
; LOCK_HIGH                     ; 1                          ; Untyped                                 ;
; LOCK_LOW                      ; 1                          ; Untyped                                 ;
; VALID_LOCK_MULTIPLIER         ; 1                          ; Untyped                                 ;
; INVALID_LOCK_MULTIPLIER       ; 5                          ; Untyped                                 ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                        ; Untyped                                 ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                        ; Untyped                                 ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                        ; Untyped                                 ;
; SKIP_VCO                      ; OFF                        ; Untyped                                 ;
; SWITCH_OVER_COUNTER           ; 0                          ; Untyped                                 ;
; SWITCH_OVER_TYPE              ; AUTO                       ; Untyped                                 ;
; FEEDBACK_SOURCE               ; EXTCLK0                    ; Untyped                                 ;
; BANDWIDTH                     ; 0                          ; Untyped                                 ;
; BANDWIDTH_TYPE                ; AUTO                       ; Untyped                                 ;
; SPREAD_FREQUENCY              ; 0                          ; Untyped                                 ;
; DOWN_SPREAD                   ; 0                          ; Untyped                                 ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                        ; Untyped                                 ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                        ; Untyped                                 ;
; CLK9_MULTIPLY_BY              ; 0                          ; Untyped                                 ;
; CLK8_MULTIPLY_BY              ; 0                          ; Untyped                                 ;
; CLK7_MULTIPLY_BY              ; 0                          ; Untyped                                 ;
; CLK6_MULTIPLY_BY              ; 0                          ; Untyped                                 ;
; CLK5_MULTIPLY_BY              ; 1                          ; Untyped                                 ;
; CLK4_MULTIPLY_BY              ; 1                          ; Untyped                                 ;
; CLK3_MULTIPLY_BY              ; 1                          ; Signed Integer                          ;
; CLK2_MULTIPLY_BY              ; 140                        ; Signed Integer                          ;
; CLK1_MULTIPLY_BY              ; 70                         ; Signed Integer                          ;
; CLK0_MULTIPLY_BY              ; 140                        ; Signed Integer                          ;
; CLK9_DIVIDE_BY                ; 0                          ; Untyped                                 ;
; CLK8_DIVIDE_BY                ; 0                          ; Untyped                                 ;
; CLK7_DIVIDE_BY                ; 0                          ; Untyped                                 ;
; CLK6_DIVIDE_BY                ; 0                          ; Untyped                                 ;
; CLK5_DIVIDE_BY                ; 1                          ; Untyped                                 ;
; CLK4_DIVIDE_BY                ; 1                          ; Untyped                                 ;
; CLK3_DIVIDE_BY                ; 2112                       ; Signed Integer                          ;
; CLK2_DIVIDE_BY                ; 33                         ; Signed Integer                          ;
; CLK1_DIVIDE_BY                ; 33                         ; Signed Integer                          ;
; CLK0_DIVIDE_BY                ; 33                         ; Signed Integer                          ;
; CLK9_PHASE_SHIFT              ; 0                          ; Untyped                                 ;
; CLK8_PHASE_SHIFT              ; 0                          ; Untyped                                 ;
; CLK7_PHASE_SHIFT              ; 0                          ; Untyped                                 ;
; CLK6_PHASE_SHIFT              ; 0                          ; Untyped                                 ;
; CLK5_PHASE_SHIFT              ; 0                          ; Untyped                                 ;
; CLK4_PHASE_SHIFT              ; 0                          ; Untyped                                 ;
; CLK3_PHASE_SHIFT              ; 0                          ; Untyped                                 ;
; CLK2_PHASE_SHIFT              ; -2400                      ; Untyped                                 ;
; CLK1_PHASE_SHIFT              ; 0                          ; Untyped                                 ;
; CLK0_PHASE_SHIFT              ; 0                          ; Untyped                                 ;
; CLK5_TIME_DELAY               ; 0                          ; Untyped                                 ;
; CLK4_TIME_DELAY               ; 0                          ; Untyped                                 ;
; CLK3_TIME_DELAY               ; 0                          ; Untyped                                 ;
; CLK2_TIME_DELAY               ; 0                          ; Untyped                                 ;
; CLK1_TIME_DELAY               ; 0                          ; Untyped                                 ;
; CLK0_TIME_DELAY               ; 0                          ; Untyped                                 ;
; CLK9_DUTY_CYCLE               ; 50                         ; Untyped                                 ;
; CLK8_DUTY_CYCLE               ; 50                         ; Untyped                                 ;
; CLK7_DUTY_CYCLE               ; 50                         ; Untyped                                 ;
; CLK6_DUTY_CYCLE               ; 50                         ; Untyped                                 ;
; CLK5_DUTY_CYCLE               ; 50                         ; Untyped                                 ;
; CLK4_DUTY_CYCLE               ; 50                         ; Untyped                                 ;
; CLK3_DUTY_CYCLE               ; 50                         ; Signed Integer                          ;
; CLK2_DUTY_CYCLE               ; 50                         ; Signed Integer                          ;
; CLK1_DUTY_CYCLE               ; 50                         ; Signed Integer                          ;
; CLK0_DUTY_CYCLE               ; 50                         ; Signed Integer                          ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                                 ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                                 ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                                 ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                                 ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                                 ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                                 ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                                 ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                                 ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                                 ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                        ; Untyped                                 ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                                 ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                                 ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                                 ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                                 ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                                 ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                                 ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                                 ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                                 ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                                 ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                        ; Untyped                                 ;
; LOCK_WINDOW_UI                ;  0.05                      ; Untyped                                 ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                     ; Untyped                                 ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                     ; Untyped                                 ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                     ; Untyped                                 ;
; DPA_MULTIPLY_BY               ; 0                          ; Untyped                                 ;
; DPA_DIVIDE_BY                 ; 1                          ; Untyped                                 ;
; DPA_DIVIDER                   ; 0                          ; Untyped                                 ;
; EXTCLK3_MULTIPLY_BY           ; 1                          ; Untyped                                 ;
; EXTCLK2_MULTIPLY_BY           ; 1                          ; Untyped                                 ;
; EXTCLK1_MULTIPLY_BY           ; 1                          ; Untyped                                 ;
; EXTCLK0_MULTIPLY_BY           ; 1                          ; Untyped                                 ;
; EXTCLK3_DIVIDE_BY             ; 1                          ; Untyped                                 ;
; EXTCLK2_DIVIDE_BY             ; 1                          ; Untyped                                 ;
; EXTCLK1_DIVIDE_BY             ; 1                          ; Untyped                                 ;
; EXTCLK0_DIVIDE_BY             ; 1                          ; Untyped                                 ;
; EXTCLK3_PHASE_SHIFT           ; 0                          ; Untyped                                 ;
; EXTCLK2_PHASE_SHIFT           ; 0                          ; Untyped                                 ;
; EXTCLK1_PHASE_SHIFT           ; 0                          ; Untyped                                 ;
; EXTCLK0_PHASE_SHIFT           ; 0                          ; Untyped                                 ;
; EXTCLK3_TIME_DELAY            ; 0                          ; Untyped                                 ;
; EXTCLK2_TIME_DELAY            ; 0                          ; Untyped                                 ;
; EXTCLK1_TIME_DELAY            ; 0                          ; Untyped                                 ;
; EXTCLK0_TIME_DELAY            ; 0                          ; Untyped                                 ;
; EXTCLK3_DUTY_CYCLE            ; 50                         ; Untyped                                 ;
; EXTCLK2_DUTY_CYCLE            ; 50                         ; Untyped                                 ;
; EXTCLK1_DUTY_CYCLE            ; 50                         ; Untyped                                 ;
; EXTCLK0_DUTY_CYCLE            ; 50                         ; Untyped                                 ;
; VCO_MULTIPLY_BY               ; 0                          ; Untyped                                 ;
; VCO_DIVIDE_BY                 ; 0                          ; Untyped                                 ;
; SCLKOUT0_PHASE_SHIFT          ; 0                          ; Untyped                                 ;
; SCLKOUT1_PHASE_SHIFT          ; 0                          ; Untyped                                 ;
; VCO_MIN                       ; 0                          ; Untyped                                 ;
; VCO_MAX                       ; 0                          ; Untyped                                 ;
; VCO_CENTER                    ; 0                          ; Untyped                                 ;
; PFD_MIN                       ; 0                          ; Untyped                                 ;
; PFD_MAX                       ; 0                          ; Untyped                                 ;
; M_INITIAL                     ; 0                          ; Untyped                                 ;
; M                             ; 0                          ; Untyped                                 ;
; N                             ; 1                          ; Untyped                                 ;
; M2                            ; 1                          ; Untyped                                 ;
; N2                            ; 1                          ; Untyped                                 ;
; SS                            ; 1                          ; Untyped                                 ;
; C0_HIGH                       ; 0                          ; Untyped                                 ;
; C1_HIGH                       ; 0                          ; Untyped                                 ;
; C2_HIGH                       ; 0                          ; Untyped                                 ;
; C3_HIGH                       ; 0                          ; Untyped                                 ;
; C4_HIGH                       ; 0                          ; Untyped                                 ;
; C5_HIGH                       ; 0                          ; Untyped                                 ;
; C6_HIGH                       ; 0                          ; Untyped                                 ;
; C7_HIGH                       ; 0                          ; Untyped                                 ;
; C8_HIGH                       ; 0                          ; Untyped                                 ;
; C9_HIGH                       ; 0                          ; Untyped                                 ;
; C0_LOW                        ; 0                          ; Untyped                                 ;
; C1_LOW                        ; 0                          ; Untyped                                 ;
; C2_LOW                        ; 0                          ; Untyped                                 ;
; C3_LOW                        ; 0                          ; Untyped                                 ;
; C4_LOW                        ; 0                          ; Untyped                                 ;
; C5_LOW                        ; 0                          ; Untyped                                 ;
; C6_LOW                        ; 0                          ; Untyped                                 ;
; C7_LOW                        ; 0                          ; Untyped                                 ;
; C8_LOW                        ; 0                          ; Untyped                                 ;
; C9_LOW                        ; 0                          ; Untyped                                 ;
; C0_INITIAL                    ; 0                          ; Untyped                                 ;
; C1_INITIAL                    ; 0                          ; Untyped                                 ;
; C2_INITIAL                    ; 0                          ; Untyped                                 ;
; C3_INITIAL                    ; 0                          ; Untyped                                 ;
; C4_INITIAL                    ; 0                          ; Untyped                                 ;
; C5_INITIAL                    ; 0                          ; Untyped                                 ;
; C6_INITIAL                    ; 0                          ; Untyped                                 ;
; C7_INITIAL                    ; 0                          ; Untyped                                 ;
; C8_INITIAL                    ; 0                          ; Untyped                                 ;
; C9_INITIAL                    ; 0                          ; Untyped                                 ;
; C0_MODE                       ; BYPASS                     ; Untyped                                 ;
; C1_MODE                       ; BYPASS                     ; Untyped                                 ;
; C2_MODE                       ; BYPASS                     ; Untyped                                 ;
; C3_MODE                       ; BYPASS                     ; Untyped                                 ;
; C4_MODE                       ; BYPASS                     ; Untyped                                 ;
; C5_MODE                       ; BYPASS                     ; Untyped                                 ;
; C6_MODE                       ; BYPASS                     ; Untyped                                 ;
; C7_MODE                       ; BYPASS                     ; Untyped                                 ;
; C8_MODE                       ; BYPASS                     ; Untyped                                 ;
; C9_MODE                       ; BYPASS                     ; Untyped                                 ;
; C0_PH                         ; 0                          ; Untyped                                 ;
; C1_PH                         ; 0                          ; Untyped                                 ;
; C2_PH                         ; 0                          ; Untyped                                 ;
; C3_PH                         ; 0                          ; Untyped                                 ;
; C4_PH                         ; 0                          ; Untyped                                 ;
; C5_PH                         ; 0                          ; Untyped                                 ;
; C6_PH                         ; 0                          ; Untyped                                 ;
; C7_PH                         ; 0                          ; Untyped                                 ;
; C8_PH                         ; 0                          ; Untyped                                 ;
; C9_PH                         ; 0                          ; Untyped                                 ;
; L0_HIGH                       ; 1                          ; Untyped                                 ;
; L1_HIGH                       ; 1                          ; Untyped                                 ;
; G0_HIGH                       ; 1                          ; Untyped                                 ;
; G1_HIGH                       ; 1                          ; Untyped                                 ;
; G2_HIGH                       ; 1                          ; Untyped                                 ;
; G3_HIGH                       ; 1                          ; Untyped                                 ;
; E0_HIGH                       ; 1                          ; Untyped                                 ;
; E1_HIGH                       ; 1                          ; Untyped                                 ;
; E2_HIGH                       ; 1                          ; Untyped                                 ;
; E3_HIGH                       ; 1                          ; Untyped                                 ;
; L0_LOW                        ; 1                          ; Untyped                                 ;
; L1_LOW                        ; 1                          ; Untyped                                 ;
; G0_LOW                        ; 1                          ; Untyped                                 ;
; G1_LOW                        ; 1                          ; Untyped                                 ;
; G2_LOW                        ; 1                          ; Untyped                                 ;
; G3_LOW                        ; 1                          ; Untyped                                 ;
; E0_LOW                        ; 1                          ; Untyped                                 ;
; E1_LOW                        ; 1                          ; Untyped                                 ;
; E2_LOW                        ; 1                          ; Untyped                                 ;
; E3_LOW                        ; 1                          ; Untyped                                 ;
; L0_INITIAL                    ; 1                          ; Untyped                                 ;
; L1_INITIAL                    ; 1                          ; Untyped                                 ;
; G0_INITIAL                    ; 1                          ; Untyped                                 ;
; G1_INITIAL                    ; 1                          ; Untyped                                 ;
; G2_INITIAL                    ; 1                          ; Untyped                                 ;
; G3_INITIAL                    ; 1                          ; Untyped                                 ;
; E0_INITIAL                    ; 1                          ; Untyped                                 ;
; E1_INITIAL                    ; 1                          ; Untyped                                 ;
; E2_INITIAL                    ; 1                          ; Untyped                                 ;
; E3_INITIAL                    ; 1                          ; Untyped                                 ;
; L0_MODE                       ; BYPASS                     ; Untyped                                 ;
; L1_MODE                       ; BYPASS                     ; Untyped                                 ;
; G0_MODE                       ; BYPASS                     ; Untyped                                 ;
; G1_MODE                       ; BYPASS                     ; Untyped                                 ;
; G2_MODE                       ; BYPASS                     ; Untyped                                 ;
; G3_MODE                       ; BYPASS                     ; Untyped                                 ;
; E0_MODE                       ; BYPASS                     ; Untyped                                 ;
; E1_MODE                       ; BYPASS                     ; Untyped                                 ;
; E2_MODE                       ; BYPASS                     ; Untyped                                 ;
; E3_MODE                       ; BYPASS                     ; Untyped                                 ;
; L0_PH                         ; 0                          ; Untyped                                 ;
; L1_PH                         ; 0                          ; Untyped                                 ;
; G0_PH                         ; 0                          ; Untyped                                 ;
; G1_PH                         ; 0                          ; Untyped                                 ;
; G2_PH                         ; 0                          ; Untyped                                 ;
; G3_PH                         ; 0                          ; Untyped                                 ;
; E0_PH                         ; 0                          ; Untyped                                 ;
; E1_PH                         ; 0                          ; Untyped                                 ;
; E2_PH                         ; 0                          ; Untyped                                 ;
; E3_PH                         ; 0                          ; Untyped                                 ;
; M_PH                          ; 0                          ; Untyped                                 ;
; C1_USE_CASC_IN                ; OFF                        ; Untyped                                 ;
; C2_USE_CASC_IN                ; OFF                        ; Untyped                                 ;
; C3_USE_CASC_IN                ; OFF                        ; Untyped                                 ;
; C4_USE_CASC_IN                ; OFF                        ; Untyped                                 ;
; C5_USE_CASC_IN                ; OFF                        ; Untyped                                 ;
; C6_USE_CASC_IN                ; OFF                        ; Untyped                                 ;
; C7_USE_CASC_IN                ; OFF                        ; Untyped                                 ;
; C8_USE_CASC_IN                ; OFF                        ; Untyped                                 ;
; C9_USE_CASC_IN                ; OFF                        ; Untyped                                 ;
; CLK0_COUNTER                  ; G0                         ; Untyped                                 ;
; CLK1_COUNTER                  ; G0                         ; Untyped                                 ;
; CLK2_COUNTER                  ; G0                         ; Untyped                                 ;
; CLK3_COUNTER                  ; G0                         ; Untyped                                 ;
; CLK4_COUNTER                  ; G0                         ; Untyped                                 ;
; CLK5_COUNTER                  ; G0                         ; Untyped                                 ;
; CLK6_COUNTER                  ; E0                         ; Untyped                                 ;
; CLK7_COUNTER                  ; E1                         ; Untyped                                 ;
; CLK8_COUNTER                  ; E2                         ; Untyped                                 ;
; CLK9_COUNTER                  ; E3                         ; Untyped                                 ;
; L0_TIME_DELAY                 ; 0                          ; Untyped                                 ;
; L1_TIME_DELAY                 ; 0                          ; Untyped                                 ;
; G0_TIME_DELAY                 ; 0                          ; Untyped                                 ;
; G1_TIME_DELAY                 ; 0                          ; Untyped                                 ;
; G2_TIME_DELAY                 ; 0                          ; Untyped                                 ;
; G3_TIME_DELAY                 ; 0                          ; Untyped                                 ;
; E0_TIME_DELAY                 ; 0                          ; Untyped                                 ;
; E1_TIME_DELAY                 ; 0                          ; Untyped                                 ;
; E2_TIME_DELAY                 ; 0                          ; Untyped                                 ;
; E3_TIME_DELAY                 ; 0                          ; Untyped                                 ;
; M_TIME_DELAY                  ; 0                          ; Untyped                                 ;
; N_TIME_DELAY                  ; 0                          ; Untyped                                 ;
; EXTCLK3_COUNTER               ; E3                         ; Untyped                                 ;
; EXTCLK2_COUNTER               ; E2                         ; Untyped                                 ;
; EXTCLK1_COUNTER               ; E1                         ; Untyped                                 ;
; EXTCLK0_COUNTER               ; E0                         ; Untyped                                 ;
; ENABLE0_COUNTER               ; L0                         ; Untyped                                 ;
; ENABLE1_COUNTER               ; L0                         ; Untyped                                 ;
; CHARGE_PUMP_CURRENT           ; 2                          ; Untyped                                 ;
; LOOP_FILTER_R                 ;  1.000000                  ; Untyped                                 ;
; LOOP_FILTER_C                 ; 5                          ; Untyped                                 ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                       ; Untyped                                 ;
; LOOP_FILTER_R_BITS            ; 9999                       ; Untyped                                 ;
; LOOP_FILTER_C_BITS            ; 9999                       ; Untyped                                 ;
; VCO_POST_SCALE                ; 0                          ; Untyped                                 ;
; CLK2_OUTPUT_FREQUENCY         ; 0                          ; Untyped                                 ;
; CLK1_OUTPUT_FREQUENCY         ; 0                          ; Untyped                                 ;
; CLK0_OUTPUT_FREQUENCY         ; 0                          ; Untyped                                 ;
; INTENDED_DEVICE_FAMILY        ; Cyclone III                ; Untyped                                 ;
; PORT_CLKENA0                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLKENA1                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLKENA2                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLKENA3                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLKENA4                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLKENA5                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY          ; Untyped                                 ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY          ; Untyped                                 ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY          ; Untyped                                 ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY          ; Untyped                                 ;
; PORT_EXTCLK0                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_EXTCLK1                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_EXTCLK2                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_EXTCLK3                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLKBAD0                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLKBAD1                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLK0                     ; PORT_USED                  ; Untyped                                 ;
; PORT_CLK1                     ; PORT_USED                  ; Untyped                                 ;
; PORT_CLK2                     ; PORT_USED                  ; Untyped                                 ;
; PORT_CLK3                     ; PORT_USED                  ; Untyped                                 ;
; PORT_CLK4                     ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLK5                     ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLK6                     ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLK7                     ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLK8                     ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLK9                     ; PORT_UNUSED                ; Untyped                                 ;
; PORT_SCANDATA                 ; PORT_UNUSED                ; Untyped                                 ;
; PORT_SCANDATAOUT              ; PORT_UNUSED                ; Untyped                                 ;
; PORT_SCANDONE                 ; PORT_UNUSED                ; Untyped                                 ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY          ; Untyped                                 ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY          ; Untyped                                 ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLKLOSS                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_INCLK1                   ; PORT_UNUSED                ; Untyped                                 ;
; PORT_INCLK0                   ; PORT_USED                  ; Untyped                                 ;
; PORT_FBIN                     ; PORT_UNUSED                ; Untyped                                 ;
; PORT_PLLENA                   ; PORT_UNUSED                ; Untyped                                 ;
; PORT_CLKSWITCH                ; PORT_UNUSED                ; Untyped                                 ;
; PORT_ARESET                   ; PORT_UNUSED                ; Untyped                                 ;
; PORT_PFDENA                   ; PORT_UNUSED                ; Untyped                                 ;
; PORT_SCANCLK                  ; PORT_UNUSED                ; Untyped                                 ;
; PORT_SCANACLR                 ; PORT_UNUSED                ; Untyped                                 ;
; PORT_SCANREAD                 ; PORT_UNUSED                ; Untyped                                 ;
; PORT_SCANWRITE                ; PORT_UNUSED                ; Untyped                                 ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY          ; Untyped                                 ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY          ; Untyped                                 ;
; PORT_LOCKED                   ; PORT_USED                  ; Untyped                                 ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED                ; Untyped                                 ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY          ; Untyped                                 ;
; PORT_PHASEDONE                ; PORT_UNUSED                ; Untyped                                 ;
; PORT_PHASESTEP                ; PORT_UNUSED                ; Untyped                                 ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED                ; Untyped                                 ;
; PORT_SCANCLKENA               ; PORT_UNUSED                ; Untyped                                 ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED                ; Untyped                                 ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY          ; Untyped                                 ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY          ; Untyped                                 ;
; M_TEST_SOURCE                 ; 5                          ; Untyped                                 ;
; C0_TEST_SOURCE                ; 5                          ; Untyped                                 ;
; C1_TEST_SOURCE                ; 5                          ; Untyped                                 ;
; C2_TEST_SOURCE                ; 5                          ; Untyped                                 ;
; C3_TEST_SOURCE                ; 5                          ; Untyped                                 ;
; C4_TEST_SOURCE                ; 5                          ; Untyped                                 ;
; C5_TEST_SOURCE                ; 5                          ; Untyped                                 ;
; C6_TEST_SOURCE                ; 5                          ; Untyped                                 ;
; C7_TEST_SOURCE                ; 5                          ; Untyped                                 ;
; C8_TEST_SOURCE                ; 5                          ; Untyped                                 ;
; C9_TEST_SOURCE                ; 5                          ; Untyped                                 ;
; CBXI_PARAMETER                ; pll_ntsc_altpll            ; Untyped                                 ;
; VCO_FREQUENCY_CONTROL         ; AUTO                       ; Untyped                                 ;
; VCO_PHASE_SHIFT_STEP          ; 0                          ; Untyped                                 ;
; WIDTH_CLOCK                   ; 5                          ; Signed Integer                          ;
; WIDTH_PHASECOUNTERSELECT      ; 4                          ; Untyped                                 ;
; USING_FBMIMICBIDIR_PORT       ; OFF                        ; Untyped                                 ;
; DEVICE_FAMILY                 ; Cyclone III                ; Untyped                                 ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                     ; Untyped                                 ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                        ; Untyped                                 ;
; AUTO_CARRY_CHAINS             ; ON                         ; AUTO_CARRY                              ;
; IGNORE_CARRY_BUFFERS          ; OFF                        ; IGNORE_CARRY                            ;
; AUTO_CASCADE_CHAINS           ; ON                         ; AUTO_CASCADE                            ;
; IGNORE_CASCADE_BUFFERS        ; OFF                        ; IGNORE_CASCADE                          ;
+-------------------------------+----------------------------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1 ;
+----------------+-------+---------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                ;
+----------------+-------+---------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                      ;
; video_bits     ; 8     ; Signed Integer                                                      ;
; palette        ; 0     ; Signed Integer                                                      ;
; internal_rom   ; 0     ; Signed Integer                                                      ;
; internal_ram   ; 0     ; Signed Integer                                                      ;
; low_memory     ; 0     ; Signed Integer                                                      ;
; stereo         ; 1     ; Signed Integer                                                      ;
; covox          ; 1     ; Signed Integer                                                      ;
+----------------+-------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0 ;
+----------------+-------+------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                                           ;
; line_length    ; 114   ; Signed Integer                                                                           ;
; min_lines      ; 0     ; Signed Integer                                                                           ;
; max_lines      ; 227   ; Signed Integer                                                                           ;
; reverse        ; 1     ; Signed Integer                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; count          ; 101   ; Signed Integer                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1 ;
+----------------+-------+------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                                           ;
; line_length    ; 114   ; Signed Integer                                                                           ;
; min_lines      ; 0     ; Signed Integer                                                                           ;
; max_lines      ; 227   ; Signed Integer                                                                           ;
; reverse        ; 1     ; Signed Integer                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; count          ; 101   ; Signed Integer                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2 ;
+----------------+-------+------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                                           ;
; line_length    ; 114   ; Signed Integer                                                                           ;
; min_lines      ; 0     ; Signed Integer                                                                           ;
; max_lines      ; 227   ; Signed Integer                                                                           ;
; reverse        ; 1     ; Signed Integer                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; count          ; 101   ; Signed Integer                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3 ;
+----------------+-------+------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                                           ;
; line_length    ; 114   ; Signed Integer                                                                           ;
; min_lines      ; 0     ; Signed Integer                                                                           ;
; max_lines      ; 227   ; Signed Integer                                                                           ;
; reverse        ; 1     ; Signed Integer                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; count          ; 101   ; Signed Integer                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|internalromram:internalromram1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; internal_rom   ; 0     ; Signed Integer                                                                                     ;
; internal_ram   ; 0     ; Signed Integer                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl ;
+----------------+-------+---------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                                              ;
; video_bits     ; 8     ; Signed Integer                                                                              ;
; palette        ; 0     ; Signed Integer                                                                              ;
; low_memory     ; 0     ; Signed Integer                                                                              ;
; stereo         ; 1     ; Signed Integer                                                                              ;
; covox          ; 1     ; Signed Integer                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                                                        ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 31    ; Signed Integer                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; enable_jam     ; true  ; Enumerated                                                                                                                      ;
; pipelineopcode ; false ; Enumerated                                                                                                                      ;
; pipelinealumux ; false ; Enumerated                                                                                                                      ;
; pipelinealuout ; false ; Enumerated                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                                                           ;
+----------------+-------+----------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; store_width    ; 16    ; Signed Integer                                                                                                                                   ;
; count_width    ; 12    ; Signed Integer                                                                                                                                   ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; store_width    ; 16    ; Signed Integer                                                                                                                                    ;
; count_width    ; 10    ; Signed Integer                                                                                                                                    ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 8     ; Signed Integer                                                                                                                                    ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 4     ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 4     ; Signed Integer                                                                                                                                      ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                                       ;
; width          ; 2     ; Signed Integer                                                                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1 ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
; bytes          ; 48    ; Signed Integer                                                                                                              ;
; width          ; 6     ; Signed Integer                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                           ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 6     ; Signed Integer                                                                                                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                                        ;
; width          ; 4     ; Signed Integer                                                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 64    ; Signed Integer                                                                                                                        ;
; width          ; 7     ; Signed Integer                                                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; count          ; 48    ; Signed Integer                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|complete_address_decoder:decode_addr1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                       ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                             ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                             ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                                   ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                             ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                                   ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                             ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                                   ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                             ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                                   ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:stimer_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                        ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 28    ; Signed Integer                                                                                                                                              ;
; resetcount     ; 6     ; Signed Integer                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                        ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 114   ; Signed Integer                                                                                                                                              ;
; resetcount     ; 33    ; Signed Integer                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|complete_address_decoder:decode_addr1 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 2     ; Signed Integer                                                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                             ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; low_memory     ; 0     ; Signed Integer                                                                                                   ;
; stereo         ; 1     ; Signed Integer                                                                                                   ;
; system         ; 0     ; Signed Integer                                                                                                   ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address_width  ; 7     ; Signed Integer                                                                                                                                                       ;
; space          ; 128   ; Signed Integer                                                                                                                                                       ;
; data_width     ; 8     ; Signed Integer                                                                                                                                                       ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:stimer_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 28    ; Signed Integer                                                                                                                                  ;
; resetcount     ; 6     ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 114   ; Signed Integer                                                                                                                                  ;
; resetcount     ; 33    ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|complete_address_decoder:decode_addr1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 5     ; Signed Integer                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 8     ; Signed Integer                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; count          ; 15    ; Signed Integer                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; count          ; 15    ; Signed Integer                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; count          ; 8     ; Signed Integer                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                           ;
; width          ; 6     ; Signed Integer                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                          ;
; width          ; 2     ; Signed Integer                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                            ;
; width          ; 2     ; Signed Integer                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                     ;
; width          ; 7     ; Signed Integer                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                     ;
; width          ; 8     ; Signed Integer                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                               ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; bytes          ; 16    ; Signed Integer                                                                                                     ;
; width          ; 4     ; Signed Integer                                                                                                     ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                               ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; bytes          ; 16    ; Signed Integer                                                                                                     ;
; width          ; 4     ; Signed Integer                                                                                                     ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                             ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; bytes          ; 32    ; Signed Integer                                                                                                   ;
; width          ; 5     ; Signed Integer                                                                                                   ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 5     ; Signed Integer                                                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; bytes          ; 16    ; Signed Integer                                                                                                    ;
; width          ; 4     ; Signed Integer                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                                       ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:\gen_covox_on:covox1|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 2     ; Signed Integer                                                                                                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: sdram_statemachine:sdram_adaptor ;
+----------------+-------+------------------------------------------------------+
; Parameter Name ; Value ; Type                                                 ;
+----------------+-------+------------------------------------------------------+
; address_width  ; 22    ; Signed Integer                                       ;
; row_width      ; 12    ; Signed Integer                                       ;
; ap_bit         ; 10    ; Signed Integer                                       ;
; column_width   ; 8     ; Signed Integer                                       ;
+----------------+-------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: scandoubler:scandoubler1 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; video_bits     ; 6     ; Signed Integer                               ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: scandoubler:scandoubler1|delay_line:hsync_delay ;
+----------------+-------+---------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                ;
+----------------+-------+---------------------------------------------------------------------+
; count          ; 128   ; Signed Integer                                                      ;
+----------------+-------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu ;
+----------------+-------+---------------------------------+
; Parameter Name ; Value ; Type                            ;
+----------------+-------+---------------------------------+
; platform       ; 1     ; Signed Integer                  ;
; spi_clock_div  ; 16    ; Signed Integer                  ;
; memory         ; 4096  ; Signed Integer                  ;
; usb            ; 0     ; Signed Integer                  ;
+----------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu ;
+----------------+-------+---------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                      ;
+----------------+-------+---------------------------------------------------------------------------+
; word_size      ; 32    ; Signed Integer                                                            ;
; addr_w         ; 24    ; Signed Integer                                                            ;
; mem_w          ; 16    ; Signed Integer                                                            ;
; d_care_val     ; 'X'   ; Enumerated                                                                ;
; mult_pipe      ; false ; Enumerated                                                                ;
; binop_pipe     ; 0     ; Signed Integer                                                            ;
; ena_level0     ; true  ; Enumerated                                                                ;
; ena_level1     ; true  ; Enumerated                                                                ;
; ena_level2     ; true  ; Enumerated                                                                ;
; ena_lshr       ; true  ; Enumerated                                                                ;
; ena_idle       ; false ; Enumerated                                                                ;
; fast_fetch     ; true  ; Enumerated                                                                ;
+----------------+-------+---------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs ;
+----------------+-------+-------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                        ;
+----------------+-------+-------------------------------------------------------------+
; platform       ; 1     ; Signed Integer                                              ;
; spi_clock_div  ; 16    ; Signed Integer                                              ;
; usb            ; 0     ; Signed Integer                                              ;
+----------------+-------+-------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                   ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; width          ; 3     ; Signed Integer                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1 ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; slaves         ; 1     ; Signed Integer                                                                     ;
; d_width        ; 8     ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|complete_address_decoder:decode_addr1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                   ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                         ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                      ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                   ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                         ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                      ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                   ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                         ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                      ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                   ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                         ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                      ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|delay_line:stimer_delay ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                               ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                     ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_64_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; count          ; 28    ; Signed Integer                                                                                                                    ;
; resetcount     ; 6     ; Signed Integer                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_15_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; count          ; 114   ; Signed Integer                                                                                                                    ;
; resetcount     ; 33    ; Signed Integer                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|delay_line:serout_clock_delay ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                     ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                           ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|complete_address_decoder:decode_addr1 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|complete_address_decoder:decode_addr1 ;
+----------------+-------+-----------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                  ;
+----------------+-------+-----------------------------------------------------------------------+
; width          ; 2     ; Signed Integer                                                        ;
+----------------+-------+-----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24 ;
+----------------+-------+-------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                        ;
+----------------+-------+-------------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                              ;
; space          ; 1024  ; Signed Integer                                              ;
; data_width     ; 8     ; Signed Integer                                              ;
+----------------+-------+-------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16 ;
+----------------+-------+------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                       ;
+----------------+-------+------------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                             ;
; space          ; 1024  ; Signed Integer                                             ;
; data_width     ; 8     ; Signed Integer                                             ;
+----------------+-------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8 ;
+----------------+-------+------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                       ;
+----------------+-------+------------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                             ;
; space          ; 1024  ; Signed Integer                                             ;
; data_width     ; 8     ; Signed Integer                                             ;
+----------------+-------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0 ;
+----------------+-------+-----------------------------------------------------------+
; Parameter Name ; Value ; Type                                                      ;
+----------------+-------+-----------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                            ;
; space          ; 1024  ; Signed Integer                                            ;
; data_width     ; 8     ; Signed Integer                                            ;
+----------------+-------+-----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: enable_divider:enable_179_clock_div_zpu_pokey ;
+----------------+-------+-------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                              ;
+----------------+-------+-------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                    ;
+----------------+-------+-------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0              ;
+------------------------------------+-----------------------------------------------+----------------+
; Parameter Name                     ; Value                                         ; Type           ;
+------------------------------------+-----------------------------------------------+----------------+
; BYTE_SIZE_BLOCK                    ; 8                                             ; Untyped        ;
; AUTO_CARRY_CHAINS                  ; ON                                            ; AUTO_CARRY     ;
; IGNORE_CARRY_BUFFERS               ; OFF                                           ; IGNORE_CARRY   ;
; AUTO_CASCADE_CHAINS                ; ON                                            ; AUTO_CASCADE   ;
; IGNORE_CASCADE_BUFFERS             ; OFF                                           ; IGNORE_CASCADE ;
; WIDTH_BYTEENA                      ; 1                                             ; Untyped        ;
; OPERATION_MODE                     ; ROM                                           ; Untyped        ;
; WIDTH_A                            ; 32                                            ; Untyped        ;
; WIDTHAD_A                          ; 12                                            ; Untyped        ;
; NUMWORDS_A                         ; 4096                                          ; Untyped        ;
; OUTDATA_REG_A                      ; UNREGISTERED                                  ; Untyped        ;
; ADDRESS_ACLR_A                     ; NONE                                          ; Untyped        ;
; OUTDATA_ACLR_A                     ; NONE                                          ; Untyped        ;
; WRCONTROL_ACLR_A                   ; NONE                                          ; Untyped        ;
; INDATA_ACLR_A                      ; NONE                                          ; Untyped        ;
; BYTEENA_ACLR_A                     ; NONE                                          ; Untyped        ;
; WIDTH_B                            ; 1                                             ; Untyped        ;
; WIDTHAD_B                          ; 1                                             ; Untyped        ;
; NUMWORDS_B                         ; 1                                             ; Untyped        ;
; INDATA_REG_B                       ; CLOCK1                                        ; Untyped        ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                                        ; Untyped        ;
; RDCONTROL_REG_B                    ; CLOCK1                                        ; Untyped        ;
; ADDRESS_REG_B                      ; CLOCK1                                        ; Untyped        ;
; OUTDATA_REG_B                      ; UNREGISTERED                                  ; Untyped        ;
; BYTEENA_REG_B                      ; CLOCK1                                        ; Untyped        ;
; INDATA_ACLR_B                      ; NONE                                          ; Untyped        ;
; WRCONTROL_ACLR_B                   ; NONE                                          ; Untyped        ;
; ADDRESS_ACLR_B                     ; NONE                                          ; Untyped        ;
; OUTDATA_ACLR_B                     ; NONE                                          ; Untyped        ;
; RDCONTROL_ACLR_B                   ; NONE                                          ; Untyped        ;
; BYTEENA_ACLR_B                     ; NONE                                          ; Untyped        ;
; WIDTH_BYTEENA_A                    ; 1                                             ; Untyped        ;
; WIDTH_BYTEENA_B                    ; 1                                             ; Untyped        ;
; RAM_BLOCK_TYPE                     ; AUTO                                          ; Untyped        ;
; BYTE_SIZE                          ; 8                                             ; Untyped        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                     ; Untyped        ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ                          ; Untyped        ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ                          ; Untyped        ;
; INIT_FILE                          ; db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif ; Untyped        ;
; INIT_FILE_LAYOUT                   ; PORT_A                                        ; Untyped        ;
; MAXIMUM_DEPTH                      ; 0                                             ; Untyped        ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                                        ; Untyped        ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                                        ; Untyped        ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                                        ; Untyped        ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                                        ; Untyped        ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                               ; Untyped        ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                               ; Untyped        ;
; ENABLE_ECC                         ; FALSE                                         ; Untyped        ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                                         ; Untyped        ;
; WIDTH_ECCSTATUS                    ; 3                                             ; Untyped        ;
; DEVICE_FAMILY                      ; Cyclone III                                   ; Untyped        ;
; CBXI_PARAMETER                     ; altsyncram_af71                               ; Untyped        ;
+------------------------------------+-----------------------------------------------+----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+---------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                    ;
+------------------------------------+----------------------+---------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                 ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                              ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                            ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                            ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                          ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                 ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                 ;
; WIDTH_A                            ; 8                    ; Untyped                                                 ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                 ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                 ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                 ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                 ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WIDTH_B                            ; 1                    ; Untyped                                                 ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                 ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                 ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                 ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                 ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                 ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                 ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                 ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                 ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                 ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                 ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                 ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                 ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                 ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                 ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                 ;
; CBXI_PARAMETER                     ; altsyncram_7i41      ; Untyped                                                 ;
+------------------------------------+----------------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+--------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                   ;
+------------------------------------+----------------------+--------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                             ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                           ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                           ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                         ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                ;
; WIDTH_A                            ; 8                    ; Untyped                                                ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WIDTH_B                            ; 1                    ; Untyped                                                ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                ;
; CBXI_PARAMETER                     ; altsyncram_7i41      ; Untyped                                                ;
+------------------------------------+----------------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+--------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                   ;
+------------------------------------+----------------------+--------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                             ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                           ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                           ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                         ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                ;
; WIDTH_A                            ; 8                    ; Untyped                                                ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WIDTH_B                            ; 1                    ; Untyped                                                ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                ;
; CBXI_PARAMETER                     ; altsyncram_7i41      ; Untyped                                                ;
+------------------------------------+----------------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+-------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                  ;
+------------------------------------+----------------------+-------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                               ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                            ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                          ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                          ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                        ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                               ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                               ;
; WIDTH_A                            ; 8                    ; Untyped                                               ;
; WIDTHAD_A                          ; 10                   ; Untyped                                               ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                               ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                               ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                               ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                               ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                               ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                               ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                               ;
; WIDTH_B                            ; 1                    ; Untyped                                               ;
; WIDTHAD_B                          ; 1                    ; Untyped                                               ;
; NUMWORDS_B                         ; 1                    ; Untyped                                               ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                               ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                               ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                               ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                               ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                               ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                               ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                               ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                               ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                               ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                               ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                               ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                               ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                               ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                               ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                               ;
; BYTE_SIZE                          ; 8                    ; Untyped                                               ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                               ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                               ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                               ;
; INIT_FILE                          ; UNUSED               ; Untyped                                               ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                               ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                               ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                               ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                               ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                               ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                               ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                               ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                               ;
; CBXI_PARAMETER                     ; altsyncram_7i41      ; Untyped                                               ;
+------------------------------------+----------------------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                                                                                                             ;
+------------------------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                                                                                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                                                                                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                                                                                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                                                                                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                                                                                                                   ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                                                                                                                          ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                                                                                                                          ;
; WIDTH_A                            ; 8                    ; Untyped                                                                                                                                                          ;
; WIDTHAD_A                          ; 7                    ; Untyped                                                                                                                                                          ;
; NUMWORDS_A                         ; 128                  ; Untyped                                                                                                                                                          ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                                                                                                                          ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                          ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                                                                                                                          ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                                                                                                                          ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                          ;
; WIDTH_B                            ; 1                    ; Untyped                                                                                                                                                          ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                                                                                                                          ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                                                                                                                          ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                                                                                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                                                                                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                                                                                                                          ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                                                                                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                                                                                                                          ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                                                                                                                          ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                                                                                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                                                          ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                          ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                                                          ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                          ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                                                                                                                          ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                                                                                                                          ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                                                                                                                          ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                                                                                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                                                                                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                                                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                                                                                          ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                                                                                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                                                                                                                          ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                                                          ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                                                                                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                                                                                                                          ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                                                                                                                          ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                                                                                                                          ;
; CBXI_PARAMETER                     ; altsyncram_hf41      ; Untyped                                                                                                                                                          ;
+------------------------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                             ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                          ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                        ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                        ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                      ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                             ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                             ;
; WIDTH_A                            ; 8                    ; Untyped                                                             ;
; WIDTHAD_A                          ; 11                   ; Untyped                                                             ;
; NUMWORDS_A                         ; 1825                 ; Untyped                                                             ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                             ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                             ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                             ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; WIDTH_B                            ; 1                    ; Untyped                                                             ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                             ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                             ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                             ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                             ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                             ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                             ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                             ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                             ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                             ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                             ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                             ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                             ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                             ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                             ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_PORT_A      ; OLD_DATA             ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                             ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                             ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                             ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                             ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                             ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                             ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                             ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                             ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                             ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                             ;
; CBXI_PARAMETER                     ; altsyncram_0h81      ; Untyped                                                             ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                             ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                          ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                        ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                        ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                      ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                             ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                             ;
; WIDTH_A                            ; 8                    ; Untyped                                                             ;
; WIDTHAD_A                          ; 11                   ; Untyped                                                             ;
; NUMWORDS_A                         ; 1825                 ; Untyped                                                             ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                             ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                             ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                             ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; WIDTH_B                            ; 1                    ; Untyped                                                             ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                             ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                             ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                             ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                             ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                             ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                             ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                             ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                             ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                             ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                             ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                             ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                             ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                             ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                             ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_PORT_A      ; OLD_DATA             ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                             ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                             ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                             ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                             ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                             ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                             ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                             ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                             ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                             ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                             ;
; CBXI_PARAMETER                     ; altsyncram_0h81      ; Untyped                                                             ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: sd_card:my_sd_card|altsyncram:buffer_rtl_0 ;
+------------------------------------+----------------------+---------------------------------+
; Parameter Name                     ; Value                ; Type                            ;
+------------------------------------+----------------------+---------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                         ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                      ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                    ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                    ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                  ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                         ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                         ;
; WIDTH_A                            ; 8                    ; Untyped                         ;
; WIDTHAD_A                          ; 9                    ; Untyped                         ;
; NUMWORDS_A                         ; 512                  ; Untyped                         ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                         ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                         ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                         ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                         ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                         ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                         ;
; WIDTH_B                            ; 8                    ; Untyped                         ;
; WIDTHAD_B                          ; 9                    ; Untyped                         ;
; NUMWORDS_B                         ; 512                  ; Untyped                         ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                         ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                         ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                         ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                         ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                         ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                         ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                         ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                         ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                         ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                         ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                         ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                         ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                         ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                         ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                         ;
; BYTE_SIZE                          ; 8                    ; Untyped                         ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                         ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                         ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                         ;
; INIT_FILE                          ; UNUSED               ; Untyped                         ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                         ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                         ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                         ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                         ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                         ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                         ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                         ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                         ;
; ENABLE_ECC                         ; FALSE                ; Untyped                         ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                         ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                         ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                         ;
; CBXI_PARAMETER                     ; altsyncram_t1d1      ; Untyped                         ;
+------------------------------------+----------------------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: sd_card:my_sd_card|altsyncram:cid_rtl_0 ;
+------------------------------------+----------------------+------------------------------+
; Parameter Name                     ; Value                ; Type                         ;
+------------------------------------+----------------------+------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                      ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE               ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                      ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                      ;
; WIDTH_A                            ; 8                    ; Untyped                      ;
; WIDTHAD_A                          ; 4                    ; Untyped                      ;
; NUMWORDS_A                         ; 16                   ; Untyped                      ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                      ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                      ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                      ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                      ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                      ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                      ;
; WIDTH_B                            ; 8                    ; Untyped                      ;
; WIDTHAD_B                          ; 4                    ; Untyped                      ;
; NUMWORDS_B                         ; 16                   ; Untyped                      ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                      ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                      ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                      ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                      ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                      ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                      ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                      ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                      ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                      ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                      ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                      ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                      ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                      ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                      ;
; BYTE_SIZE                          ; 8                    ; Untyped                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                      ;
; INIT_FILE                          ; UNUSED               ; Untyped                      ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                      ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                      ;
; ENABLE_ECC                         ; FALSE                ; Untyped                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                      ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                      ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                      ;
; CBXI_PARAMETER                     ; altsyncram_huc1      ; Untyped                      ;
+------------------------------------+----------------------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: sd_card:my_sd_card|altsyncram:csd_rtl_0 ;
+------------------------------------+----------------------+------------------------------+
; Parameter Name                     ; Value                ; Type                         ;
+------------------------------------+----------------------+------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                      ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE               ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                      ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                      ;
; WIDTH_A                            ; 8                    ; Untyped                      ;
; WIDTHAD_A                          ; 4                    ; Untyped                      ;
; NUMWORDS_A                         ; 16                   ; Untyped                      ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                      ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                      ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                      ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                      ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                      ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                      ;
; WIDTH_B                            ; 8                    ; Untyped                      ;
; WIDTHAD_B                          ; 4                    ; Untyped                      ;
; NUMWORDS_B                         ; 16                   ; Untyped                      ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                      ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                      ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                      ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                      ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                      ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                      ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                      ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                      ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                      ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                      ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                      ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                      ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                      ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                      ;
; BYTE_SIZE                          ; 8                    ; Untyped                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                      ;
; INIT_FILE                          ; UNUSED               ; Untyped                      ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                      ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                      ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                      ;
; ENABLE_ECC                         ; FALSE                ; Untyped                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                      ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                      ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                      ;
; CBXI_PARAMETER                     ; altsyncram_huc1      ; Untyped                      ;
+------------------------------------+----------------------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0 ;
+----------------+----------------+----------------------------------------------------------------------------------------------+
; Parameter Name ; Value          ; Type                                                                                         ;
+----------------+----------------+----------------------------------------------------------------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                                                                      ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                                                                      ;
; TAP_DISTANCE   ; 128            ; Untyped                                                                                      ;
; WIDTH          ; 1              ; Untyped                                                                                      ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                                                                      ;
; CBXI_PARAMETER ; shift_taps_lnm ; Untyped                                                                                      ;
+----------------+----------------+----------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0 ;
+----------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value          ; Type                                                                                                                                                           ;
+----------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                                                                                                                                        ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                                                                                                                                        ;
; TAP_DISTANCE   ; 64             ; Untyped                                                                                                                                                        ;
; WIDTH          ; 7              ; Untyped                                                                                                                                                        ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                                                                                                                                        ;
; CBXI_PARAMETER ; shift_taps_amm ; Untyped                                                                                                                                                        ;
+----------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0 ;
+----------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value          ; Type                                                                                                                                                           ;
+----------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                                                                                                                                        ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                                                                                                                                        ;
; TAP_DISTANCE   ; 32             ; Untyped                                                                                                                                                        ;
; WIDTH          ; 6              ; Untyped                                                                                                                                                        ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                                                                                                                                        ;
; CBXI_PARAMETER ; shift_taps_4mm ; Untyped                                                                                                                                                        ;
+----------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0 ;
+----------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value          ; Type                                                                                                                                                         ;
+----------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                                                                                                                                      ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                                                                                                                                      ;
; TAP_DISTANCE   ; 5              ; Untyped                                                                                                                                                      ;
; WIDTH          ; 64             ; Untyped                                                                                                                                                      ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                                                                                                                                      ;
; CBXI_PARAMETER ; shift_taps_l7n ; Untyped                                                                                                                                                      ;
+----------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0 ;
+----------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value          ; Type                                                                                                                                                        ;
+----------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                                                                                                                                     ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                                                                                                                                     ;
; TAP_DISTANCE   ; 4              ; Untyped                                                                                                                                                     ;
; WIDTH          ; 16             ; Untyped                                                                                                                                                     ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                                                                                                                                     ;
; CBXI_PARAMETER ; shift_taps_h7n ; Untyped                                                                                                                                                     ;
+----------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0 ;
+------------------------------------------------+-------------+--------------------------------------------------------+
; Parameter Name                                 ; Value       ; Type                                                   ;
+------------------------------------------------+-------------+--------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                                             ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                                           ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                                           ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE                                         ;
; LPM_WIDTHA                                     ; 32          ; Untyped                                                ;
; LPM_WIDTHB                                     ; 32          ; Untyped                                                ;
; LPM_WIDTHP                                     ; 64          ; Untyped                                                ;
; LPM_WIDTHR                                     ; 64          ; Untyped                                                ;
; LPM_WIDTHS                                     ; 1           ; Untyped                                                ;
; LPM_REPRESENTATION                             ; UNSIGNED    ; Untyped                                                ;
; LPM_PIPELINE                                   ; 0           ; Untyped                                                ;
; LATENCY                                        ; 0           ; Untyped                                                ;
; INPUT_A_IS_CONSTANT                            ; NO          ; Untyped                                                ;
; INPUT_B_IS_CONSTANT                            ; NO          ; Untyped                                                ;
; USE_EAB                                        ; OFF         ; Untyped                                                ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                                                ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                                                ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                                                ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K                                    ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                                                ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                                                ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                                                ;
; CBXI_PARAMETER                                 ; mult_ubt    ; Untyped                                                ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                                                ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                                                ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                                                ;
+------------------------------------------------+-------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0 ;
+------------------------------------------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value       ; Type                                                                                                                                                             ;
+------------------------------------------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                                                                                                                                                       ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                                                                                                                                                     ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                                                                                                                                                     ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE                                                                                                                                                   ;
; LPM_WIDTHA                                     ; 16          ; Untyped                                                                                                                                                          ;
; LPM_WIDTHB                                     ; 6           ; Untyped                                                                                                                                                          ;
; LPM_WIDTHP                                     ; 22          ; Untyped                                                                                                                                                          ;
; LPM_WIDTHR                                     ; 22          ; Untyped                                                                                                                                                          ;
; LPM_WIDTHS                                     ; 1           ; Untyped                                                                                                                                                          ;
; LPM_REPRESENTATION                             ; SIGNED      ; Untyped                                                                                                                                                          ;
; LPM_PIPELINE                                   ; 0           ; Untyped                                                                                                                                                          ;
; LATENCY                                        ; 0           ; Untyped                                                                                                                                                          ;
; INPUT_A_IS_CONSTANT                            ; NO          ; Untyped                                                                                                                                                          ;
; INPUT_B_IS_CONSTANT                            ; NO          ; Untyped                                                                                                                                                          ;
; USE_EAB                                        ; OFF         ; Untyped                                                                                                                                                          ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                                                                                                                                                          ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                                                                                                                                                          ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                                                                                                                                                          ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K                                                                                                                                              ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                                                                                                                                                          ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                                                                                                                                                          ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                                                                                                                                                          ;
; CBXI_PARAMETER                                 ; mult_83t    ; Untyped                                                                                                                                                          ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                                                                                                                                                          ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                                                                                                                                                          ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                                                                                                                                                          ;
+------------------------------------------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                                            ;
+-------------------------------+---------------------------------------------------------+
; Name                          ; Value                                                   ;
+-------------------------------+---------------------------------------------------------+
; Number of entity instances    ; 1                                                       ;
; Entity Instance               ; pll_ntsc:\gen_ntsc_pll:mist_pll|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                                  ;
;     -- PLL_TYPE               ; AUTO                                                    ;
;     -- PRIMARY_CLOCK          ; INCLK0                                                  ;
;     -- INCLK0_INPUT_FREQUENCY ; 37037                                                   ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                                       ;
;     -- VCO_MULTIPLY_BY        ; 0                                                       ;
;     -- VCO_DIVIDE_BY          ; 0                                                       ;
+-------------------------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                                                                                                                                        ;
+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                      ; Value                                                                                                                                                                       ;
+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Number of entity instances                ; 11                                                                                                                                                                          ;
; Entity Instance                           ; zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0                                                                                                                                       ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                         ;
;     -- WIDTH_A                            ; 32                                                                                                                                                                          ;
;     -- NUMWORDS_A                         ; 4096                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0                                                                                                          ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0                                                                                                           ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0                                                                                                           ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0                                                                                                            ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0 ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 128                                                                                                                                                                         ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0                                                                                              ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1825                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0                                                                                              ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1825                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; sd_card:my_sd_card|altsyncram:buffer_rtl_0                                                                                                                                  ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                                                                                                                                   ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 512                                                                                                                                                                         ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 512                                                                                                                                                                         ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; sd_card:my_sd_card|altsyncram:cid_rtl_0                                                                                                                                     ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                                                                                                                                   ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 16                                                                                                                                                                          ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 16                                                                                                                                                                          ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; sd_card:my_sd_card|altsyncram:csd_rtl_0                                                                                                                                     ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                                                                                                                                   ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 16                                                                                                                                                                          ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 16                                                                                                                                                                          ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altshift_taps Parameter Settings by Entity Instance                                                                                                                          ;
+----------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                       ; Value                                                                                                                                           ;
+----------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Number of entity instances ; 5                                                                                                                                               ;
; Entity Instance            ; scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0                                                                   ;
;     -- NUMBER_OF_TAPS      ; 1                                                                                                                                               ;
;     -- TAP_DISTANCE        ; 128                                                                                                                                             ;
;     -- WIDTH               ; 1                                                                                                                                               ;
; Entity Instance            ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0 ;
;     -- NUMBER_OF_TAPS      ; 1                                                                                                                                               ;
;     -- TAP_DISTANCE        ; 64                                                                                                                                              ;
;     -- WIDTH               ; 7                                                                                                                                               ;
; Entity Instance            ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0 ;
;     -- NUMBER_OF_TAPS      ; 1                                                                                                                                               ;
;     -- TAP_DISTANCE        ; 32                                                                                                                                              ;
;     -- WIDTH               ; 6                                                                                                                                               ;
; Entity Instance            ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0   ;
;     -- NUMBER_OF_TAPS      ; 1                                                                                                                                               ;
;     -- TAP_DISTANCE        ; 5                                                                                                                                               ;
;     -- WIDTH               ; 64                                                                                                                                              ;
; Entity Instance            ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0    ;
;     -- NUMBER_OF_TAPS      ; 1                                                                                                                                               ;
;     -- TAP_DISTANCE        ; 4                                                                                                                                               ;
;     -- WIDTH               ; 16                                                                                                                                              ;
+----------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                                                                                                                                                         ;
+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                  ; Value                                                                                                                                                                          ;
+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Number of entity instances            ; 2                                                                                                                                                                              ;
; Entity Instance                       ; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0                                                                                                           ;
;     -- LPM_WIDTHA                     ; 32                                                                                                                                                                             ;
;     -- LPM_WIDTHB                     ; 32                                                                                                                                                                             ;
;     -- LPM_WIDTHP                     ; 64                                                                                                                                                                             ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                                                                                                                                       ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                                                                                             ;
;     -- USE_EAB                        ; OFF                                                                                                                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                                                                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                                                                                             ;
; Entity Instance                       ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                                                                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                                                                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                                                                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                                                                                             ;
;     -- USE_EAB                        ; OFF                                                                                                                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                                                                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                                                                                             ;
+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Port Connectivity Checks: "enable_divider:enable_179_clock_div_zpu_pokey" ;
+-----------+-------+----------+--------------------------------------------+
; Port      ; Type  ; Severity ; Details                                    ;
+-----------+-------+----------+--------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                               ;
+-----------+-------+----------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|complete_address_decoder:decode_addr1"   ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                ; Type   ; Severity ; Details                                                                             ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+
; addr_decoded[15..6] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1"                          ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; keyboard_scan     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; keyboard_response ; Input  ; Info     ; Stuck at VCC                                                                        ;
; pot_in            ; Input  ; Info     ; Stuck at GND                                                                        ;
; sio_in2           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_in3           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; channel_0_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; channel_1_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; channel_2_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; channel_3_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; irq_n_out         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out2          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out3          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_clockin       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_clockout      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pot_reset         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1" ;
+----------------+-------+----------+--------------------------------------------------------+
; Port           ; Type  ; Severity ; Details                                                ;
+----------------+-------+----------+--------------------------------------------------------+
; cpol           ; Input ; Info     ; Stuck at GND                                           ;
; cpha           ; Input ; Info     ; Stuck at GND                                           ;
; cont           ; Input ; Info     ; Stuck at GND                                           ;
; clk_div[31..8] ; Input ; Info     ; Stuck at GND                                           ;
; addr[31..1]    ; Input ; Info     ; Stuck at GND                                           ;
+----------------+-------+----------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device"                   ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                             ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; addr_decoded[7..2] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs"                                                       ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                             ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; sd_addr[15..12] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; usbwirevpin     ; Input  ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevmin     ; Input  ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevpout    ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevmout    ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwireoe_n     ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu"                                  ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; enable_i ; Input  ; Info     ; Stuck at VCC                                                                        ;
; break_o  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; dbg_o    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu"                                                                                        ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; zpu_addr_rom[15..14] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_addr_rom[1..0]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_rom_wren         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_in1[31..18]      ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_in2              ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_in3              ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_in4              ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_out1[31..26]     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out1[24..23]     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out1[16..11]     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out2             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out3             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out4             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out5             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out6             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; clk_usb              ; Input  ; Info     ; Stuck at GND                                                                        ;
; usbwirevpin          ; Input  ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevmin          ; Input  ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevpout         ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevmout         ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwireoe_n          ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "scandoubler:scandoubler1|gtia_palette:palette4"                                             ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; Port         ; Type   ; Severity ; Details                                                                             ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; r_next[1..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; g_next[1..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; b_next[1..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Port Connectivity Checks: "scandoubler:scandoubler1|delay_line:hsync_delay" ;
+------------+-------+----------+---------------------------------------------+
; Port       ; Type  ; Severity ; Details                                     ;
+------------+-------+----------+---------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                ;
+------------+-------+----------+---------------------------------------------+


+------------------------------------------------------+
; Port Connectivity Checks: "scandoubler:scandoubler1" ;
+--------------------+-------+----------+--------------+
; Port               ; Type  ; Severity ; Details      ;
+--------------------+-------+----------+--------------+
; vga                ; Input ; Info     ; Stuck at VCC ;
; composite_on_hsync ; Input ; Info     ; Stuck at GND ;
; doubled_enable     ; Input ; Info     ; Stuck at VCC ;
; pal                ; Input ; Info     ; Stuck at GND ;
+--------------------+-------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay" ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                    ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                               ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay" ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                    ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                               ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                           ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                      ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay" ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                         ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                    ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay" ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                          ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                     ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                               ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                          ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                               ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                          ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                               ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                          ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos" ;
+------------------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port             ; Type  ; Severity ; Details                                                                                              ;
+------------------+-------+----------+------------------------------------------------------------------------------------------------------+
; load_value[4..0] ; Input ; Info     ; Stuck at GND                                                                                         ;
+------------------+-------+----------+------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1"             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; consol_in[3]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; consol_out[2..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1"   ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; sio_in2  ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_in3  ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_out2 ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out3 ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer" ;
+-------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; Port        ; Type  ; Severity ; Details                                                                                                      ;
+-------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; dualpokey_n ; Input ; Info     ; Stuck at GND                                                                                                 ;
+-------------+-------+----------+--------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart" ;
+----------+--------+----------+--------------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                      ;
+----------+--------+----------+--------------------------------------------------------------------------------------------------------------+
; s4_n_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                          ;
; s5_n_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                          ;
+----------+--------+----------+--------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:stimer_delay" ;
+------------+-------+----------+----------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                              ;
+------------+-------+----------+----------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                         ;
+------------+-------+----------+----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|complete_address_decoder:decode_addr1" ;
+------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                                                                     ;
+------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------+
; addr_decoded[12] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                         ;
+------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2" ;
+-------------------+--------+----------+--------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                              ;
+-------------------+--------+----------+--------------------------------------------------------------------------------------+
; keyboard_scan     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
; keyboard_response ; Input  ; Info     ; Stuck at GND                                                                         ;
; pot_in            ; Input  ; Info     ; Stuck at GND                                                                         ;
; sio_in1           ; Input  ; Info     ; Stuck at VCC                                                                         ;
; sio_in2           ; Input  ; Info     ; Stuck at VCC                                                                         ;
; sio_in3           ; Input  ; Info     ; Stuck at VCC                                                                         ;
; irq_n_out         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
; sio_out1          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
; sio_out2          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
; sio_out3          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
; sio_clockin       ; Input  ; Info     ; Stuck at VCC                                                                         ;
; sio_clockout      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
; pot_reset         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
+-------------------+--------+----------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult" ;
+----------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port           ; Type   ; Severity ; Details                                                                                                                                                ;
+----------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; b[15..5]       ; Input  ; Info     ; Stuck at GND                                                                                                                                           ;
; result[31..21] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                    ;
; result[4..0]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                    ;
+----------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                 ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                            ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                            ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1" ;
+-----------------+--------+----------+------------------------------------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                                                          ;
+-----------------+--------+----------+------------------------------------------------------------------------------------------------------------------+
; addr_decoded[6] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                              ;
+-----------------+--------+----------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                       ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                  ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                                  ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                       ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                  ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                                  ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1" ;
+----------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                                                                                     ;
+----------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; addr_decoded[63..48] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                         ;
+----------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay" ;
+------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                      ;
+------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                 ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                                 ;
+------------+-------+----------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count" ;
+------------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; Port             ; Type  ; Severity ; Details                                                                                                               ;
+------------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; load_value[2..1] ; Input ; Info     ; Stuck at GND                                                                                                          ;
+------------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer" ;
+---------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port                ; Type   ; Severity ; Details                                                                                                         ;
+---------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+
; load_value          ; Input  ; Info     ; Stuck at GND                                                                                                    ;
; current_value[7..6] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                             ;
+---------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1"        ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+
; Port          ; Type   ; Severity ; Details                                                                             ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+
; dma_clock_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; hcount_out    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; vcount_out    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter"    ;
+-------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                                                  ;
+-------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; halt        ; Input  ; Info     ; Stuck at GND                                                                                             ;
; so_n        ; Input  ; Info     ; Stuck at VCC                                                                                             ;
; debugopcode ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugpc     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debuga      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugx      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugy      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugs      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debug_flags ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugjam    ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase" ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                               ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                          ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                                          ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div" ;
+-----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                                                                                                        ;
+-----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                                                                                                                   ;
+-----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl"                            ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; ca1_in               ; Input  ; Info     ; Stuck at VCC                                                                        ;
; cb1_in               ; Input  ; Info     ; Stuck at VCC                                                                        ;
; portb_dir_out        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pot_in[7..4]         ; Input  ; Info     ; Stuck at GND                                                                        ;
; enable_179_early     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_addr             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_write_enable     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_rom_do           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; pbi_request          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_request_complete ; Input  ; Info     ; Stuck at VCC                                                                        ;
; cart_rd4             ; Input  ; Info     ; Stuck at GND                                                                        ;
; cart_rd5             ; Input  ; Info     ; Stuck at GND                                                                        ;
; cart_s4_n            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; cart_s5_n            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; cart_cctl_n          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_clockin          ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_clockout         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; gtia_trig[3..2]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ram_do[15..8]        ; Input  ; Info     ; Stuck at GND                                                                        ;
; use_sdram            ; Input  ; Info     ; Stuck at VCC                                                                        ;
; rom_in_ram           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; freezer_state_out    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_enable           ; Input  ; Info     ; Stuck at GND                                                                        ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3" ;
+---------+-------+----------+---------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                             ;
+---------+-------+----------+---------------------------------------------------------------------+
; enabled ; Input ; Info     ; Stuck at VCC                                                        ;
+---------+-------+----------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2" ;
+---------+-------+----------+---------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                             ;
+---------+-------+----------+---------------------------------------------------------------------+
; enabled ; Input ; Info     ; Stuck at VCC                                                        ;
+---------+-------+----------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1" ;
+---------+-------+----------+---------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                             ;
+---------+-------+----------+---------------------------------------------------------------------+
; enabled ; Input ; Info     ; Stuck at VCC                                                        ;
+---------+-------+----------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div" ;
+-----------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                                                                               ;
+-----------+-------+----------+-------------------------------------------------------------------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                                                                                          ;
+-----------+-------+----------+-------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0" ;
+---------+-------+----------+---------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                             ;
+---------+-------+----------+---------------------------------------------------------------------+
; enabled ; Input ; Info     ; Stuck at VCC                                                        ;
+---------+-------+----------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1"                                                    ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; video_g              ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_r              ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_blank          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_burst          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_start_of_field ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_odd_line       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pal                  ; Input  ; Info     ; Stuck at GND                                                                        ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------+
; Port Connectivity Checks: "hq_dac:dac_right"   ;
+--------------+-------+----------+--------------+
; Port         ; Type  ; Severity ; Details      ;
+--------------+-------+----------+--------------+
; clk_ena      ; Input ; Info     ; Stuck at VCC ;
; pcm_in[3..0] ; Input ; Info     ; Stuck at GND ;
+--------------+-------+----------+--------------+


+------------------------------------------------+
; Port Connectivity Checks: "hq_dac:dac_left"    ;
+--------------+-------+----------+--------------+
; Port         ; Type  ; Severity ; Details      ;
+--------------+-------+----------+--------------+
; clk_ena      ; Input ; Info     ; Stuck at VCC ;
; pcm_in[3..0] ; Input ; Info     ; Stuck at GND ;
+--------------+-------+----------+--------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div" ;
+-----------+-------+----------+-----------------------------------------------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                                                                 ;
+-----------+-------+----------+-----------------------------------------------------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                                                                            ;
+-----------+-------+----------+-----------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ps2_to_atari800:keyboard_map1"                                                                             ;
+-----------------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                        ; Type   ; Severity ; Details                                                                             ;
+-----------------------------+--------+----------+-------------------------------------------------------------------------------------+
; input                       ; Input  ; Info     ; Stuck at GND                                                                        ;
; ps2_keys[511..374]          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[369..364]          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[362..288]          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[286..119]          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[117..91]           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[89..18]            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[16..0]             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[371]               ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys_next_out[511..288] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys_next_out[286..18]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys_next_out[16..0]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------+
; Port Connectivity Checks: "sd_card:my_sd_card" ;
+------------+-------+----------+----------------+
; Port       ; Type  ; Severity ; Details        ;
+------------+-------+----------+----------------+
; allow_sdhc ; Input ; Info     ; Stuck at VCC   ;
+------------+-------+----------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "user_io:my_user_io"                                                                                                                                   ;
+---------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port          ; Type   ; Severity ; Details                                                                                                                                      ;
+---------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; switches      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                          ;
; status        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                          ;
; serial_data   ; Input  ; Info     ; Stuck at GND                                                                                                                                 ;
; serial_strobe ; Input  ; Info     ; Stuck at GND                                                                                                                                 ;
; conf_str      ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
+---------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:03:11     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jul  4 15:21:27 2015
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off atari800core -c atari800core
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (12021): Found 2 design units, including 1 entities, in source file zpu_rom.vhdl
    Info (12022): Found design unit 1: zpu_rom-syn
    Info (12023): Found entity 1: zpu_rom
Info (12021): Found 2 design units, including 1 entities, in source file mist_sector_buffer.vhd
    Info (12022): Found design unit 1: mist_sector_buffer-SYN
    Info (12023): Found entity 1: mist_sector_buffer
Info (12021): Found 2 design units, including 1 entities, in source file atari800core_mist.vhd
    Info (12022): Found design unit 1: atari800core_mist-vhdl
    Info (12023): Found entity 1: atari800core_mist
Info (12021): Found 1 design units, including 1 entities, in source file user_io.v
    Info (12023): Found entity 1: user_io
Info (12021): Found 1 design units, including 1 entities, in source file sd_card.v
    Info (12023): Found entity 1: sd_card
Info (12021): Found 2 design units, including 1 entities, in source file pll_pal_pre.vhd
    Info (12022): Found design unit 1: pll_pal_pre-SYN
    Info (12023): Found entity 1: pll_pal_pre
Info (12021): Found 2 design units, including 1 entities, in source file pll_pal_post.vhd
    Info (12022): Found design unit 1: pll_pal_post-SYN
    Info (12023): Found entity 1: pll_pal_post
Info (12021): Found 2 design units, including 1 entities, in source file pll_ntsc.vhd
    Info (12022): Found design unit 1: pll_ntsc-SYN
    Info (12023): Found entity 1: pll_ntsc
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari5200core.vhd
    Info (12022): Found design unit 1: atari5200core-bdf_type
    Info (12023): Found entity 1: atari5200core
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari5200core_simplesdram.vhd
    Info (12022): Found design unit 1: atari5200core_simplesdram-vhdl
    Info (12023): Found entity 1: atari5200core_simplesdram
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari800core.vhd
    Info (12022): Found design unit 1: atari800core-bdf_type
    Info (12023): Found entity 1: atari800core
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari800core_helloworld.vhd
    Info (12022): Found design unit 1: atari800core_helloworld-vhdl
    Info (12023): Found entity 1: atari800core_helloworld
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari800core_simple_sdram.vhd
    Info (12022): Found design unit 1: atari800core_simple_sdram-vhdl
    Info (12023): Found entity 1: atari800core_simple_sdram
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/cart_logic.vhd
    Info (12022): Found design unit 1: CartLogic-vhdl
    Info (12023): Found entity 1: CartLogic
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/covox.vhd
    Info (12022): Found design unit 1: covox-vhdl
    Info (12023): Found entity 1: covox
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/cpu.vhd
    Info (12022): Found design unit 1: cpu-vhdl
    Info (12023): Found entity 1: cpu
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/cpu_6510.vhd
    Info (12022): Found design unit 1: cpu_6510-rtl
    Info (12023): Found entity 1: cpu_6510
Info (12021): Found 1 design units, including 0 entities, in source file common/a8core/cpu_65xx_a.vhd
    Info (12022): Found design unit 1: cpu_65xx-rtl
Info (12021): Found 1 design units, including 1 entities, in source file common/a8core/cpu_65xx_e.vhd
    Info (12023): Found entity 1: cpu_65xx
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/freezer_logic.vhd
    Info (12022): Found design unit 1: FreezerLogic-RTL
    Info (12023): Found entity 1: FreezerLogic
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/internalromram.vhd
    Info (12022): Found design unit 1: internalromram-vhdl
    Info (12023): Found entity 1: internalromram
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/timing6502.vhd
    Info (12022): Found design unit 1: timing6502-vhdl
    Info (12023): Found entity 1: timing6502
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/address_decoder.vhdl
    Info (12022): Found design unit 1: address_decoder-vhdl
    Info (12023): Found entity 1: address_decoder
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/antic.vhdl
    Info (12022): Found design unit 1: antic-vhdl
    Info (12023): Found entity 1: antic
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/antic_counter.vhdl
    Info (12022): Found design unit 1: antic_counter-vhdl
    Info (12023): Found entity 1: antic_counter
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/antic_dma_clock.vhdl
    Info (12022): Found design unit 1: antic_dma_clock-vhdl
    Info (12023): Found entity 1: antic_dma_clock
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/basic.vhdl
    Info (12022): Found design unit 1: basic-syn
    Info (12023): Found entity 1: basic
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/enable_divider.vhdl
    Info (12022): Found design unit 1: enable_divider-vhdl
    Info (12023): Found entity 1: enable_divider
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia.vhdl
    Info (12022): Found design unit 1: gtia-vhdl
    Info (12023): Found entity 1: gtia
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia_palette.vhdl
    Info (12022): Found design unit 1: gtia_palette-vhdl
    Info (12023): Found entity 1: gtia_palette
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia_player.vhdl
    Info (12022): Found design unit 1: gtia_player-vhdl
    Info (12023): Found entity 1: gtia_player
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia_priority.vhdl
    Info (12022): Found design unit 1: gtia_priority-vhdl
    Info (12023): Found entity 1: gtia_priority
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/irq_glue.vhdl
    Info (12022): Found design unit 1: irq_glue-vhdl
    Info (12023): Found entity 1: irq_glue
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os16.vhdl
    Info (12022): Found design unit 1: os16-syn
    Info (12023): Found entity 1: os16
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os16_loop.vhdl
    Info (12022): Found design unit 1: os16_loop-syn
    Info (12023): Found entity 1: os16_loop
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os2.vhdl
    Info (12022): Found design unit 1: os2-syn
    Info (12023): Found entity 1: os2
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os8.vhdl
    Info (12022): Found design unit 1: os8-syn
    Info (12023): Found entity 1: os8
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os_5200.vhdl
    Info (12022): Found design unit 1: os_5200-syn
    Info (12023): Found entity 1: os_5200
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pia.vhdl
    Info (12022): Found design unit 1: pia-vhdl
    Info (12023): Found entity 1: pia
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey.vhdl
    Info (12022): Found design unit 1: pokey-vhdl
    Info (12023): Found entity 1: pokey
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_countdown_timer.vhdl
    Info (12022): Found design unit 1: pokey_countdown_timer-vhdl
    Info (12023): Found entity 1: pokey_countdown_timer
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_keyboard_scanner.vhdl
    Info (12022): Found design unit 1: pokey_keyboard_scanner-vhdl
    Info (12023): Found entity 1: pokey_keyboard_scanner
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_mixer.vhdl
    Info (12022): Found design unit 1: pokey_mixer-vhdl
    Info (12023): Found entity 1: pokey_mixer
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_mixer_mux.vhdl
    Info (12022): Found design unit 1: pokey_mixer_mux-vhdl
    Info (12023): Found entity 1: pokey_mixer_mux
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_noise_filter.vhdl
    Info (12022): Found design unit 1: pokey_noise_filter-vhdl
    Info (12023): Found entity 1: pokey_noise_filter
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_poly_17_9.vhdl
    Info (12022): Found design unit 1: pokey_poly_17_9-vhdl
    Info (12023): Found entity 1: pokey_poly_17_9
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_poly_4.vhdl
    Info (12022): Found design unit 1: pokey_poly_4-vhdl
    Info (12023): Found entity 1: pokey_poly_4
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_poly_5.vhdl
    Info (12022): Found design unit 1: pokey_poly_5-vhdl
    Info (12023): Found entity 1: pokey_poly_5
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pot_from_signed.vhdl
    Info (12022): Found design unit 1: pot_from_signed-vhdl
    Info (12023): Found entity 1: pot_from_signed
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/ps2_to_atari5200.vhdl
    Info (12022): Found design unit 1: ps2_to_atari5200-vhdl
    Info (12023): Found entity 1: ps2_to_atari5200
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/ps2_to_atari800.vhdl
    Info (12022): Found design unit 1: ps2_to_atari800-vhdl
    Info (12023): Found entity 1: ps2_to_atari800
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/reg_file.vhdl
    Info (12022): Found design unit 1: reg_file-vhdl
    Info (12023): Found entity 1: reg_file
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/shared_enable.vhdl
    Info (12022): Found design unit 1: shared_enable-vhdl
    Info (12023): Found entity 1: shared_enable
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/simple_counter.vhdl
    Info (12022): Found design unit 1: simple_counter-vhdl
    Info (12023): Found entity 1: simple_counter
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/sio_device.vhdl
    Info (12022): Found design unit 1: sio_device-vhdl
    Info (12023): Found entity 1: sio_device
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/wide_delay_line.vhdl
    Info (12022): Found design unit 1: wide_delay_line-vhdl
    Info (12023): Found entity 1: wide_delay_line
Info (12021): Found 1 design units, including 1 entities, in source file common/components/hq_dac.v
    Info (12023): Found entity 1: hq_dac
Info (12021): Found 2 design units, including 1 entities, in source file common/components/spi_master.vhd
    Info (12022): Found design unit 1: spi_master-logic
    Info (12023): Found entity 1: spi_master
Info (12021): Found 2 design units, including 1 entities, in source file common/components/syncreset_enable_divider.vhd
    Info (12022): Found design unit 1: syncreset_enable_divider-vhdl
    Info (12023): Found entity 1: syncreset_enable_divider
Info (12021): Found 2 design units, including 1 entities, in source file common/components/complete_address_decoder.vhdl
    Info (12022): Found design unit 1: complete_address_decoder-tree
    Info (12023): Found entity 1: complete_address_decoder
Info (12021): Found 2 design units, including 1 entities, in source file common/components/delay_line.vhdl
    Info (12022): Found design unit 1: delay_line-vhdl
    Info (12023): Found entity 1: delay_line
Info (12021): Found 2 design units, including 1 entities, in source file common/components/generic_ram_infer.vhdl
    Info (12022): Found design unit 1: generic_ram_infer-rtl
    Info (12023): Found entity 1: generic_ram_infer
Info (12021): Found 2 design units, including 1 entities, in source file common/components/mult_infer.vhdl
    Info (12022): Found design unit 1: mult_infer-rtl
    Info (12023): Found entity 1: mult_infer
Info (12021): Found 2 design units, including 1 entities, in source file common/components/ps2_keyboard.vhdl
    Info (12022): Found design unit 1: ps2_keyboard-vhdl
    Info (12023): Found entity 1: ps2_keyboard
Info (12021): Found 2 design units, including 1 entities, in source file common/components/scandouble_ram_infer.vhdl
    Info (12022): Found design unit 1: scandouble_ram_infer-rtl
    Info (12023): Found entity 1: scandouble_ram_infer
Info (12021): Found 2 design units, including 1 entities, in source file common/components/scandoubler.vhdl
    Info (12022): Found design unit 1: scandoubler-vhdl
    Info (12023): Found entity 1: scandoubler
Info (12021): Found 2 design units, including 1 entities, in source file common/components/sdram_statemachine.vhdl
    Info (12022): Found design unit 1: sdram_statemachine-vhdl
    Info (12023): Found entity 1: sdram_statemachine
Info (12021): Found 2 design units, including 1 entities, in source file common/components/synchronizer.vhdl
    Info (12022): Found design unit 1: synchronizer-vhdl
    Info (12023): Found entity 1: synchronizer
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpu_core.vhd
    Info (12022): Found design unit 1: ZPUMediumCore-Behave
    Info (12023): Found entity 1: ZPUMediumCore
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpucore.vhd
    Info (12022): Found design unit 1: zpucore-vhdl
    Info (12023): Found entity 1: zpucore
Info (12021): Found 2 design units, including 0 entities, in source file common/zpu/zpupkg.vhd
    Info (12022): Found design unit 1: zpupkg
    Info (12022): Found design unit 2: UART
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpu_config_regs.vhdl
    Info (12022): Found design unit 1: zpu_config_regs-vhdl
    Info (12023): Found entity 1: zpu_config_regs
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpu_glue.vhdl
    Info (12022): Found design unit 1: zpu_glue-sticky
    Info (12023): Found entity 1: zpu_glue
Info (12127): Elaborating entity "atari800core_mist" for the top level hierarchy
Warning (10541): VHDL Signal Declaration warning at atari800core_mist.vhd(49): used implicit default value for signal "UART_TX" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations.
Warning (10036): Verilog HDL or VHDL warning at atari800core_mist.vhd(179): object "mist_switches" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_mist.vhd(229): object "ZPU_OUT2" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_mist.vhd(230): object "ZPU_OUT3" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_mist.vhd(231): object "ZPU_OUT4" assigned a value but never read
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(80): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(81): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(82): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(83): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(84): subtype or type has null range
Info (12128): Elaborating entity "user_io" for hierarchy "user_io:my_user_io"
Warning (10755): Verilog HDL warning at user_io.v(85): assignments to spi_sck create a combinational loop
Warning (10230): Verilog HDL assignment warning at user_io.v(155): truncated value with size 32 to match size of target (3)
Warning (10230): Verilog HDL assignment warning at user_io.v(220): truncated value with size 32 to match size of target (6)
Warning (10230): Verilog HDL assignment warning at user_io.v(231): truncated value with size 32 to match size of target (6)
Warning (10230): Verilog HDL assignment warning at user_io.v(281): truncated value with size 32 to match size of target (3)
Info (12128): Elaborating entity "sd_card" for hierarchy "sd_card:my_sd_card"
Warning (10036): Verilog HDL or VHDL warning at sd_card.v(108): object "crc" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at sd_card.v(142): object "writing" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at sd_card.v(219): object "rd_io_ackD" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at sd_card.v(221): object "illegal_state" assigned a value but never read
Warning (10230): Verilog HDL assignment warning at sd_card.v(208): truncated value with size 32 to match size of target (6)
Warning (10230): Verilog HDL assignment warning at sd_card.v(360): truncated value with size 8 to match size of target (4)
Info (12128): Elaborating entity "ps2_to_atari800" for hierarchy "ps2_to_atari800:keyboard_map1"
Info (12128): Elaborating entity "ps2_keyboard" for hierarchy "ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1"
Info (12128): Elaborating entity "synchronizer" for hierarchy "ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|synchronizer:sync_clk"
Info (12128): Elaborating entity "enable_divider" for hierarchy "ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div"
Info (12128): Elaborating entity "hq_dac" for hierarchy "hq_dac:dac_left"
Info (12128): Elaborating entity "pll_ntsc" for hierarchy "pll_ntsc:\gen_ntsc_pll:mist_pll"
Info (12128): Elaborating entity "altpll" for hierarchy "pll_ntsc:\gen_ntsc_pll:mist_pll|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "pll_ntsc:\gen_ntsc_pll:mist_pll|altpll:altpll_component"
Info (12133): Instantiated megafunction "pll_ntsc:\gen_ntsc_pll:mist_pll|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "bandwidth_type" = "AUTO"
    Info (12134): Parameter "clk0_divide_by" = "33"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "140"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "clk1_divide_by" = "33"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "70"
    Info (12134): Parameter "clk1_phase_shift" = "0"
    Info (12134): Parameter "clk2_divide_by" = "33"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "140"
    Info (12134): Parameter "clk2_phase_shift" = "-2400"
    Info (12134): Parameter "clk3_divide_by" = "2112"
    Info (12134): Parameter "clk3_duty_cycle" = "50"
    Info (12134): Parameter "clk3_multiply_by" = "1"
    Info (12134): Parameter "clk3_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "37037"
    Info (12134): Parameter "intended_device_family" = "Cyclone III"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=pll_ntsc"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_USED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_USED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "self_reset_on_loss_lock" = "OFF"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/pll_ntsc_altpll.v
    Info (12023): Found entity 1: pll_ntsc_altpll
Info (12128): Elaborating entity "pll_ntsc_altpll" for hierarchy "pll_ntsc:\gen_ntsc_pll:mist_pll|altpll:altpll_component|pll_ntsc_altpll:auto_generated"
Info (12128): Elaborating entity "atari800core_simple_sdram" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1"
Warning (10873): Using initial value X (don't care) for net "RAM_DO[15..8]" at atari800core_simple_sdram.vhd(187)
Info (12128): Elaborating entity "pot_from_signed" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0"
Info (12128): Elaborating entity "enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div"
Info (12128): Elaborating entity "enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div"
Info (12128): Elaborating entity "internalromram" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|internalromram:internalromram1"
Warning (10036): Verilog HDL or VHDL warning at internalromram.vhd(31): object "rom_request_reg" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at internalromram.vhd(32): object "ram_request_reg" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at internalromram.vhd(34): object "ROM16_DATA" assigned a value but never read
Warning (10873): Using initial value X (don't care) for net "ROM_DATA" at internalromram.vhd(19)
Info (12128): Elaborating entity "atari800core" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl"
Warning (10036): Verilog HDL or VHDL warning at atari800core.vhd(208): object "hcount_temp" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core.vhd(209): object "vcount_temp" assigned a value but never read
Info (12128): Elaborating entity "shared_enable" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase"
Info (12128): Elaborating entity "cpu" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502"
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(64): object "debugOpcode" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(65): object "debugPc" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(66): object "debugA" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(67): object "debugX" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(68): object "debugY" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(69): object "debugS" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(81): object "CPU_ENABLE_RESET" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(82): object "not_rdy" assigned a value but never read
Info (12128): Elaborating entity "cpu_65xx" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter"
Info (12128): Elaborating entity "antic" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1"
Info (12128): Elaborating entity "antic_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan"
Info (12128): Elaborating entity "antic_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list"
Info (12128): Elaborating entity "simple_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer"
Info (12128): Elaborating entity "simple_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay"
Info (12128): Elaborating entity "antic_dma_clock" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_dma_clock:antic_dma_clock1"
Info (12128): Elaborating entity "reg_file" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1"
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay"
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay"
Info (12128): Elaborating entity "pokey_mixer_mux" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both"
Info (12128): Elaborating entity "pokey_mixer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer"
Info (12128): Elaborating entity "mult_infer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult"
Info (12128): Elaborating entity "pokey" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2"
Info (12128): Elaborating entity "pokey_countdown_timer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay"
Info (12128): Elaborating entity "pokey_noise_filter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter0"
Info (12128): Elaborating entity "syncreset_enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div"
Info (12128): Elaborating entity "syncreset_enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div"
Info (12128): Elaborating entity "pokey_poly_17_9" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr"
Info (12128): Elaborating entity "pokey_poly_5" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr"
Info (12128): Elaborating entity "pokey_poly_4" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_4:poly_4_lfsr"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay"
Info (12128): Elaborating entity "pokey_keyboard_scanner" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1"
Info (12128): Elaborating entity "pia" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1"
Warning (10036): Verilog HDL or VHDL warning at pia.vhdl(103): object "write_ora" assigned a value but never read
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|complete_address_decoder:decode_addr1"
Info (12128): Elaborating entity "address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1"
Warning (10036): Verilog HDL or VHDL warning at address_decoder.vhdl(214): object "emu_cart_s4_n_out" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at address_decoder.vhdl(215): object "emu_cart_s5_n_out" assigned a value but never read
Info (12128): Elaborating entity "CartLogic" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart"
Info (12128): Elaborating entity "FreezerLogic" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer"
Info (12128): Elaborating entity "generic_ram_infer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram"
Info (12128): Elaborating entity "gtia" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1"
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|complete_address_decoder:decode_addr1"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay"
Info (12128): Elaborating entity "gtia_player" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player0"
Info (12128): Elaborating entity "gtia_priority" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_priority:priority_rules"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay"
Info (12128): Elaborating entity "irq_glue" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|irq_glue:irq_glue1"
Info (12128): Elaborating entity "reg_file" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror"
Info (12128): Elaborating entity "reg_file" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror"
Info (12128): Elaborating entity "covox" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:\gen_covox_on:covox1"
Info (12128): Elaborating entity "sdram_statemachine" for hierarchy "sdram_statemachine:sdram_adaptor"
Info (12128): Elaborating entity "scandoubler" for hierarchy "scandoubler:scandoubler1"
Info (12128): Elaborating entity "scandouble_ram_infer" for hierarchy "scandoubler:scandoubler1|scandouble_ram_infer:linea"
Info (12128): Elaborating entity "delay_line" for hierarchy "scandoubler:scandoubler1|delay_line:hsync_delay"
Info (12128): Elaborating entity "gtia_palette" for hierarchy "scandoubler:scandoubler1|gtia_palette:palette4"
Info (12128): Elaborating entity "zpucore" for hierarchy "zpucore:zpu"
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(80): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(81): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(82): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(83): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(84): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(68): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(69): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(70): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(71): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(72): subtype or type has null range
Warning (10296): VHDL warning at zpucore.vhd(185): ignored assignment of value to null range
Warning (10296): VHDL warning at zpucore.vhd(186): ignored assignment of value to null range
Warning (10296): VHDL warning at zpucore.vhd(187): ignored assignment of value to null range
Warning (10296): VHDL warning at zpucore.vhd(188): ignored assignment of value to null range
Warning (10296): VHDL warning at zpucore.vhd(189): ignored assignment of value to null range
Info (12128): Elaborating entity "zpu_glue" for hierarchy "zpucore:zpu|zpu_glue:zpu_and_glue"
Warning (10036): Verilog HDL or VHDL warning at zpu_glue.vhdl(92): object "zpu_break" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at zpu_glue.vhdl(93): object "zpu_debug" assigned a value but never read
Warning (10325): VHDL Choice warning at zpu_glue.vhdl(304): ignored choice containing meta-value ""00X01""
Info (12128): Elaborating entity "ZPUMediumCore" for hierarchy "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu"
Info (12128): Elaborating entity "zpu_config_regs" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs"
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(68): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(69): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(70): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(71): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(72): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(167): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(308): subtype or type has null range
Warning (10541): VHDL Signal Declaration warning at zpu_config_regs.vhdl(168): used implicit default value for signal "usb_data" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations.
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(343): subtype or type has null range
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device"
Info (12128): Elaborating entity "spi_master" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1"
Info (12128): Elaborating entity "sio_device" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1"
Info (12128): Elaborating entity "generic_ram_infer" for hierarchy "zpucore:zpu|generic_ram_infer:ram_31_24"
Info (12128): Elaborating entity "zpu_rom" for hierarchy "zpu_rom:zpu_rom1"
Warning (19016): Clock multiplexers are found and protected
    Warning (19017): Found clock multiplexer sd_card:my_sd_card|buffer_read_latch
    Warning (19017): Found clock multiplexer sd_card:my_sd_card|buffer_read_strobe
    Warning (19017): Found clock multiplexer sd_card:my_sd_card|buffer_din_strobe
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13049): Converted tri-state buffer "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|mosi" feeding internal logic into a wire
Warning (19016): Clock multiplexers are found and protected
    Warning (19017): Found clock multiplexer user_io:my_user_io|spi_sck~synth
Warning (276027): Inferred dual-clock RAM node "sd_card:my_sd_card|buffer_rtl_0" from synchronous design logic.  The read-during-write behavior of a dual-clock RAM is undefined and may not match the behavior of the original design.
Warning (276027): Inferred dual-clock RAM node "sd_card:my_sd_card|cid_rtl_0" from synchronous design logic.  The read-during-write behavior of a dual-clock RAM is undefined and may not match the behavior of the original design.
Warning (276027): Inferred dual-clock RAM node "sd_card:my_sd_card|csd_rtl_0" from synchronous design logic.  The read-during-write behavior of a dual-clock RAM is undefined and may not match the behavior of the original design.
Info (276014): Found 1 instances of uninferred RAM logic
    Info (276004): RAM logic "user_io:my_user_io|ps2_fifo" is uninferred due to inappropriate RAM size
Info (19000): Inferred 16 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpu_rom:zpu_rom1|ROM_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 32
        Info (286033): Parameter WIDTHAD_A set to 12
        Info (286033): Parameter NUMWORDS_A set to 4096
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram_31_24|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram23_16|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram_15_8|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram_7_0|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 7
        Info (286033): Parameter NUMWORDS_A set to 128
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "scandoubler:scandoubler1|scandouble_ram_infer:lineb|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 11
        Info (286033): Parameter NUMWORDS_A set to 1825
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter READ_DURING_WRITE_MODE_PORT_A set to OLD_DATA
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "scandoubler:scandoubler1|scandouble_ram_infer:linea|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 11
        Info (286033): Parameter NUMWORDS_A set to 1825
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter READ_DURING_WRITE_MODE_PORT_A set to OLD_DATA
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "sd_card:my_sd_card|buffer_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 9
        Info (286033): Parameter NUMWORDS_A set to 512
        Info (286033): Parameter WIDTH_B set to 8
        Info (286033): Parameter WIDTHAD_B set to 9
        Info (286033): Parameter NUMWORDS_B set to 512
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK1
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "sd_card:my_sd_card|cid_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 4
        Info (286033): Parameter NUMWORDS_A set to 16
        Info (286033): Parameter WIDTH_B set to 8
        Info (286033): Parameter WIDTHAD_B set to 4
        Info (286033): Parameter NUMWORDS_B set to 16
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK1
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "sd_card:my_sd_card|csd_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 4
        Info (286033): Parameter NUMWORDS_A set to 16
        Info (286033): Parameter WIDTH_B set to 8
        Info (286033): Parameter WIDTHAD_B set to 4
        Info (286033): Parameter NUMWORDS_B set to 16
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK1
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "scandoubler:scandoubler1|delay_line:hsync_delay|shift_reg_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 128
        Info (286033): Parameter WIDTH set to 1
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|shift_reg_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 64
        Info (286033): Parameter WIDTH set to 7
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|shift_reg_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 32
        Info (286033): Parameter WIDTH set to 6
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 5
        Info (286033): Parameter WIDTH set to 64
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 4
        Info (286033): Parameter WIDTH set to 16
Info (278001): Inferred 2 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|Mult0"
Info (12130): Elaborated megafunction instantiation "zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0"
Info (12133): Instantiated megafunction "zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "32"
    Info (12134): Parameter "WIDTHAD_A" = "12"
    Info (12134): Parameter "NUMWORDS_A" = "4096"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_af71.tdf
    Info (12023): Found entity 1: altsyncram_af71
Info (12130): Elaborated megafunction instantiation "zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0"
Info (12133): Instantiated megafunction "zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "SINGLE_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "1024"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_7i41.tdf
    Info (12023): Found entity 1: altsyncram_7i41
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "SINGLE_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "7"
    Info (12134): Parameter "NUMWORDS_A" = "128"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_hf41.tdf
    Info (12023): Found entity 1: altsyncram_hf41
Info (12130): Elaborated megafunction instantiation "scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0"
Info (12133): Instantiated megafunction "scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "SINGLE_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "11"
    Info (12134): Parameter "NUMWORDS_A" = "1825"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "READ_DURING_WRITE_MODE_PORT_A" = "OLD_DATA"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_0h81.tdf
    Info (12023): Found entity 1: altsyncram_0h81
Info (12130): Elaborated megafunction instantiation "sd_card:my_sd_card|altsyncram:buffer_rtl_0"
Info (12133): Instantiated megafunction "sd_card:my_sd_card|altsyncram:buffer_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "DUAL_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "9"
    Info (12134): Parameter "NUMWORDS_A" = "512"
    Info (12134): Parameter "WIDTH_B" = "8"
    Info (12134): Parameter "WIDTHAD_B" = "9"
    Info (12134): Parameter "NUMWORDS_B" = "512"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_REG_B" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_B" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_B" = "NONE"
    Info (12134): Parameter "ADDRESS_REG_B" = "CLOCK1"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_t1d1.tdf
    Info (12023): Found entity 1: altsyncram_t1d1
Info (12130): Elaborated megafunction instantiation "sd_card:my_sd_card|altsyncram:cid_rtl_0"
Info (12133): Instantiated megafunction "sd_card:my_sd_card|altsyncram:cid_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "DUAL_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "4"
    Info (12134): Parameter "NUMWORDS_A" = "16"
    Info (12134): Parameter "WIDTH_B" = "8"
    Info (12134): Parameter "WIDTHAD_B" = "4"
    Info (12134): Parameter "NUMWORDS_B" = "16"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_REG_B" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_B" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_B" = "NONE"
    Info (12134): Parameter "ADDRESS_REG_B" = "CLOCK1"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_huc1.tdf
    Info (12023): Found entity 1: altsyncram_huc1
Info (12130): Elaborated megafunction instantiation "scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0"
Info (12133): Instantiated megafunction "scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "128"
    Info (12134): Parameter "WIDTH" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_lnm.tdf
    Info (12023): Found entity 1: shift_taps_lnm
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_v6b1.tdf
    Info (12023): Found entity 1: altsyncram_v6b1
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_8rf.tdf
    Info (12023): Found entity 1: cntr_8rf
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_kfc.tdf
    Info (12023): Found entity 1: cmpr_kfc
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_uah.tdf
    Info (12023): Found entity 1: cntr_uah
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "64"
    Info (12134): Parameter "WIDTH" = "7"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_amm.tdf
    Info (12023): Found entity 1: shift_taps_amm
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_74b1.tdf
    Info (12023): Found entity 1: altsyncram_74b1
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_mpf.tdf
    Info (12023): Found entity 1: cntr_mpf
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_jfc.tdf
    Info (12023): Found entity 1: cmpr_jfc
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_c9h.tdf
    Info (12023): Found entity 1: cntr_c9h
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "32"
    Info (12134): Parameter "WIDTH" = "6"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_4mm.tdf
    Info (12023): Found entity 1: shift_taps_4mm
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_p3b1.tdf
    Info (12023): Found entity 1: altsyncram_p3b1
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_gpf.tdf
    Info (12023): Found entity 1: cntr_gpf
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_ifc.tdf
    Info (12023): Found entity 1: cmpr_ifc
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_69h.tdf
    Info (12023): Found entity 1: cntr_69h
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "5"
    Info (12134): Parameter "WIDTH" = "64"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_l7n.tdf
    Info (12023): Found entity 1: shift_taps_l7n
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_r3b1.tdf
    Info (12023): Found entity 1: altsyncram_r3b1
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_tnf.tdf
    Info (12023): Found entity 1: cntr_tnf
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_ffc.tdf
    Info (12023): Found entity 1: cmpr_ffc
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_j7h.tdf
    Info (12023): Found entity 1: cntr_j7h
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "4"
    Info (12134): Parameter "WIDTH" = "16"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_h7n.tdf
    Info (12023): Found entity 1: shift_taps_h7n
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_h3b1.tdf
    Info (12023): Found entity 1: altsyncram_h3b1
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_rnf.tdf
    Info (12023): Found entity 1: cntr_rnf
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_i7h.tdf
    Info (12023): Found entity 1: cntr_i7h
Info (12130): Elaborated megafunction instantiation "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "32"
    Info (12134): Parameter "LPM_WIDTHB" = "32"
    Info (12134): Parameter "LPM_WIDTHP" = "64"
    Info (12134): Parameter "LPM_WIDTHR" = "64"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_ubt.tdf
    Info (12023): Found entity 1: mult_ubt
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "6"
    Info (12134): Parameter "LPM_WIDTHP" = "22"
    Info (12134): Parameter "LPM_WIDTHR" = "22"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_83t.tdf
    Info (12023): Found entity 1: mult_83t
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following DSP element node(s):
        Warning (14320): Synthesized away node "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0|mult_ubt:auto_generated|mac_mult7"
        Warning (14320): Synthesized away node "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0|mult_ubt:auto_generated|mac_out8"
Warning (12241): 2 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (13014): Ignored 70 buffer(s)
    Info (13019): Ignored 70 SOFT buffer(s)
Info (13000): Registers with preset signals will power-up high
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "SDRAM_nCS" is stuck at GND
    Warning (13410): Pin "SDRAM_A[12]" is stuck at GND
    Warning (13410): Pin "UART_TX" is stuck at GND
Info (17049): 237 registers lost all their fanouts during netlist optimizations.
Info (17016): Found the following redundant logic cells in design
    Info (17048): Logic cell "user_io:my_user_io|spi_sck_D[7]"
    Info (17048): Logic cell "user_io:my_user_io|spi_sck_D[6]"
    Info (17048): Logic cell "user_io:my_user_io|spi_sck_D[5]"
    Info (17048): Logic cell "user_io:my_user_io|spi_sck_D[4]"
    Info (17048): Logic cell "user_io:my_user_io|spi_sck_D[3]"
    Info (17048): Logic cell "user_io:my_user_io|spi_sck_D[2]"
    Info (17048): Logic cell "user_io:my_user_io|spi_sck_D[1]"
    Info (17048): Logic cell "user_io:my_user_io|spi_sck_D[0]"
    Info (17048): Logic cell "user_io:my_user_io|serial_out_byte[1]"
    Info (17048): Logic cell "user_io:my_user_io|serial_out_byte[2]"
    Info (17048): Logic cell "user_io:my_user_io|serial_out_byte[3]"
    Info (17048): Logic cell "user_io:my_user_io|serial_out_byte[0]"
    Info (17048): Logic cell "user_io:my_user_io|serial_out_byte[6]"
    Info (17048): Logic cell "user_io:my_user_io|serial_out_byte[5]"
    Info (17048): Logic cell "user_io:my_user_io|serial_out_byte[7]"
    Info (17048): Logic cell "user_io:my_user_io|serial_out_byte[4]"
Info (128000): Starting physical synthesis optimizations for speed
Info (332104): Reading SDC File: 'atari800core.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {\gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 33 -multiply_by 140 -duty_cycle 50.00 -name {\gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|clk[0]} {\gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {\gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 33 -multiply_by 70 -duty_cycle 50.00 -name {\gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|clk[1]} {\gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {\gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 33 -multiply_by 140 -phase -98.18 -duty_cycle 50.00 -name {\gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|clk[2]} {\gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {\gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2112 -duty_cycle 50.00 -name {\gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|clk[3]} {\gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|clk[3]}
Warning (332174): Ignored filter at atari800core.sdc(3): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a pin
Warning (332049): Ignored create_generated_clock at atari800core.sdc(3): Argument -source is an empty collection
    Info (332050): create_generated_clock -name sdclk_pin -source [get_pins {clock|altpll_component|auto_generated|pll1|clk[2]}] [get_ports {SDRAM_CLK}]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at atari800core.sdc(5): sdclk_pin could not be matched with a clock
Warning (332049): Ignored set_input_delay at atari800core.sdc(5): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -max 6.4 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_input_delay at atari800core.sdc(6): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -min 3.2 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_output_delay at atari800core.sdc(7): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -max 1.5 [get_ports SDRAM_*]
Warning (332049): Ignored set_output_delay at atari800core.sdc(8): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -min -0.8 [get_ports SDRAM_*]
Warning (332174): Ignored filter at atari800core.sdc(9): clock|altpll_component|auto_generated|pll1|clk[0] could not be matched with a clock
Warning (332049): Ignored set_multicycle_path at atari800core.sdc(9): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -from [get_clocks {sdclk_pin}] -to [get_clocks {clock|altpll_component|auto_generated|pll1|clk[0]}] -setup -end 2
Warning (332049): Ignored set_multicycle_path at atari800core.sdc(9): Argument <to> is an empty collection
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "my_user_io|spi_sck~0|combout"
    Warning (332126): Node "my_user_io|spi_sck~0|datac"
Warning (332060): Node: SPI_SCK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|sclk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: user_io:my_user_io|sd_ack was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:my_sd_card|read_state.RD_STATE_IDLE was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: user_io:my_user_io|sd_dout_strobe was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sd_card:my_sd_card|write_state.WR_STATE_BUSY was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    8.730 \gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   17.460 \gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    8.730 \gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|clk[2]
    Info (332111): 78222.144 \gen_ntsc_pll:mist_pll|altpll_component|auto_generated|pll1|clk[3]
    Info (332111):   37.037  CLOCK_27[0]
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 213 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 904 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:25
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (35003): Optimize away 10 nodes that do not fanout to OUTPUT or BIDIR pins
    Info (35004): Node: "user_io:my_user_io|serial_out_byte[1]"
    Info (35004): Node: "user_io:my_user_io|serial_out_byte[2]"
    Info (35004): Node: "user_io:my_user_io|serial_out_byte[3]"
    Info (35004): Node: "user_io:my_user_io|serial_out_byte[0]"
    Info (35004): Node: "user_io:my_user_io|serial_out_byte[6]"
    Info (35004): Node: "user_io:my_user_io|serial_out_byte[5]"
    Info (35004): Node: "user_io:my_user_io|serial_out_byte[7]"
    Info (35004): Node: "user_io:my_user_io|serial_out_byte[4]"
Warning (21074): Design contains 5 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLOCK_27[1]"
    Warning (15610): No output dependent on input pin "UART_RX"
    Warning (15610): No output dependent on input pin "SPI_SS2"
    Warning (15610): No output dependent on input pin "SPI_SS3"
    Warning (15610): No output dependent on input pin "SPI_SS4"
Info (21057): Implemented 13624 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 9 input pins
    Info (21059): Implemented 47 output pins
    Info (21060): Implemented 17 bidirectional pins
    Info (21061): Implemented 13336 logic cells
    Info (21064): Implemented 206 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 8 DSP elements
Info: Quartus II 32-bit Analysis & Synthesis was successful. 0 errors, 111 warnings
    Info: Peak virtual memory: 492 megabytes
    Info: Processing ended: Sat Jul  4 15:25:03 2015
    Info: Elapsed time: 00:03:36
    Info: Total CPU time (on all processors): 00:03:35


