Analysis & Synthesis report for atari800core
Sat Mar  5 17:12:29 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Analysis & Synthesis Default Parameter Settings
  5. Parallel Compilation
  6. Analysis & Synthesis Source Files Read
  7. Analysis & Synthesis Resource Usage Summary
  8. Analysis & Synthesis Resource Utilization by Entity
  9. Analysis & Synthesis RAM Summary
 10. Analysis & Synthesis DSP Block Usage Summary
 11. Analysis & Synthesis IP Cores Summary
 12. State Machine - |atari800core_chameleon|chameleon_usb:usb|command
 13. State Machine - |atari800core_chameleon|chameleon_usb:usb|state
 14. State Machine - |atari800core_chameleon|chameleon_usb:usb|gen_usart:myUsart|transmit_state
 15. State Machine - |atari800core_chameleon|chameleon_usb:usb|gen_usart:myUsart|receive_state
 16. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[3]
 17. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[2]
 18. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[1]
 19. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0]
 20. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn
 21. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state
 22. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3]
 23. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2]
 24. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1]
 25. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0]
 26. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded
 27. State Machine - |atari800core_chameleon|chameleon_cdtv_remote:myIr|state
 28. State Machine - |atari800core_chameleon|chameleon_io:chameleon_io|mux_state
 29. State Machine - |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|state
 30. State Machine - |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle
 31. Registers Removed During Synthesis
 32. Removed Registers Triggering Further Register Optimizations
 33. General Register Statistics
 34. Inverted Register Statistics
 35. Registers Packed Into Inferred Megafunctions
 36. Multiplexer Restructuring Statistics (Restructuring Performed)
 37. Source assignments for zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0|altsyncram_cc71:auto_generated
 38. Source assignments for zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated
 39. Source assignments for zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated
 40. Source assignments for zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated
 41. Source assignments for zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated
 42. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0|altsyncram_jc41:auto_generated
 43. Source assignments for scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0|altsyncram_2e81:auto_generated
 44. Source assignments for scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0|altsyncram_2e81:auto_generated
 45. Source assignments for scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_nkm:auto_generated|altsyncram_14b1:altsyncram2
 46. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_cjm:auto_generated|altsyncram_91b1:altsyncram2
 47. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_6jm:auto_generated|altsyncram_r0b1:altsyncram2
 48. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n4n:auto_generated|altsyncram_t0b1:altsyncram2
 49. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_j4n:auto_generated|altsyncram_j0b1:altsyncram2
 50. Parameter Settings for User Entity Instance: Top-level Entity: |atari800core_chameleon
 51. Parameter Settings for User Entity Instance: pll_pre:chameleon_pll|altpll:altpll_component
 52. Parameter Settings for User Entity Instance: pll_pal_post:\gen_pal_pll:chameleon_pll2|altpll:altpll_component
 53. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1
 54. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0
 55. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div
 56. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div
 57. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1
 58. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div
 59. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div
 60. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2
 61. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div
 62. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div
 63. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3
 64. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div
 65. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div
 66. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|internalromram:internalromram1
 67. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl
 68. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables
 69. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div
 70. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase
 71. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter
 72. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1
 73. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan
 74. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list
 75. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer
 76. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count
 77. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count
 78. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay
 79. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1
 80. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1
 81. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay
 82. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay
 83. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1
 84. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay
 85. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|complete_address_decoder:decode_addr1
 86. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0
 87. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay
 88. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1
 89. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay
 90. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2
 91. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay
 92. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3
 93. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay
 94. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:stimer_delay
 95. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div
 96. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div
 97. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay
 98. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|complete_address_decoder:decode_addr1
 99. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1
100. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram
101. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1
102. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0
103. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay
104. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1
105. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay
106. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2
107. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay
108. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3
109. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay
110. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:stimer_delay
111. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div
112. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div
113. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay
114. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|complete_address_decoder:decode_addr1
115. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos
116. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay
117. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay
118. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay
119. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay
120. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay
121. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay
122. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay
123. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay
124. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay
125. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay
126. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay
127. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay
128. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay
129. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay
130. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay
131. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay
132. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay
133. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay
134. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay
135. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay
136. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay
137. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay
138. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay
139. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay
140. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay
141. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay
142. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay
143. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay
144. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror
145. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror|complete_address_decoder:complete_address_decoder1
146. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror
147. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror|complete_address_decoder:complete_address_decoder1
148. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror
149. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror|complete_address_decoder:complete_address_decoder1
150. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror
151. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror|complete_address_decoder:complete_address_decoder1
152. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:\gen_covox_on:covox1|complete_address_decoder:complete_address_decoder1
153. Parameter Settings for User Entity Instance: chameleon_1mhz:my1Mhz
154. Parameter Settings for User Entity Instance: chameleon_io:chameleon_io
155. Parameter Settings for User Entity Instance: chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb
156. Parameter Settings for User Entity Instance: sdram_statemachine:sdram_adaptor
157. Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1
158. Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div
159. Parameter Settings for User Entity Instance: zpucore:zpu
160. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu
161. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs
162. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr
163. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device
164. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1
165. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|complete_address_decoder:decode_addr1
166. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0
167. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay
168. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1
169. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay
170. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2
171. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay
172. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3
173. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay
174. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|delay_line:stimer_delay
175. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_64_div
176. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_15_div
177. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|delay_line:serout_clock_delay
178. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|complete_address_decoder:decode_addr1
179. Parameter Settings for User Entity Instance: zpucore:zpu|complete_address_decoder:decode_addr1
180. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24
181. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16
182. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8
183. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0
184. Parameter Settings for User Entity Instance: enable_divider:enable_179_clock_div_zpu_pokey
185. Parameter Settings for User Entity Instance: scandoubler:scandoubler1
186. Parameter Settings for User Entity Instance: scandoubler:scandoubler1|delay_line:hsync_delay
187. Parameter Settings for User Entity Instance: enable_divider:my10khz
188. Parameter Settings for User Entity Instance: enable_divider:my10hz
189. Parameter Settings for User Entity Instance: chameleon_usb:usb|gen_usart:myUsart
190. Parameter Settings for Inferred Entity Instance: zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0
191. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0
192. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0
193. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0
194. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0
195. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0
196. Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0
197. Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0
198. Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0
199. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0
200. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0
201. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0
202. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0
203. Parameter Settings for Inferred Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0
204. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0
205. altpll Parameter Settings by Entity Instance
206. altsyncram Parameter Settings by Entity Instance
207. altshift_taps Parameter Settings by Entity Instance
208. lpm_mult Parameter Settings by Entity Instance
209. Port Connectivity Checks: "chameleon_usb:usb"
210. Port Connectivity Checks: "enable_divider:my10khz"
211. Port Connectivity Checks: "scandoubler:scandoubler1|gtia_palette:palette4"
212. Port Connectivity Checks: "scandoubler:scandoubler1|delay_line:hsync_delay"
213. Port Connectivity Checks: "scandoubler:scandoubler1"
214. Port Connectivity Checks: "enable_divider:enable_179_clock_div_zpu_pokey"
215. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|complete_address_decoder:decode_addr1"
216. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1"
217. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1"
218. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device"
219. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs"
220. Port Connectivity Checks: "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu"
221. Port Connectivity Checks: "zpucore:zpu"
222. Port Connectivity Checks: "ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div"
223. Port Connectivity Checks: "ps2_to_atari800:keyboard_map1"
224. Port Connectivity Checks: "sdram_statemachine:sdram_adaptor"
225. Port Connectivity Checks: "chameleon_cdtv_remote:myIr"
226. Port Connectivity Checks: "chameleon_io:chameleon_io|chameleon_phi_clock:phiInstance"
227. Port Connectivity Checks: "chameleon_io:chameleon_io"
228. Port Connectivity Checks: "chameleon_1khz:my1Khz"
229. Port Connectivity Checks: "chameleon_1mhz:my1Mhz"
230. Port Connectivity Checks: "hq_dac:dac_right"
231. Port Connectivity Checks: "hq_dac:dac_left"
232. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay"
233. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay"
234. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay"
235. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay"
236. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay"
237. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay"
238. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay"
239. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay"
240. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay"
241. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay"
242. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay"
243. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay"
244. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay"
245. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay"
246. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay"
247. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay"
248. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay"
249. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay"
250. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay"
251. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay"
252. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay"
253. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay"
254. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay"
255. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay"
256. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay"
257. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3"
258. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2"
259. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1"
260. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0"
261. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay"
262. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay"
263. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay"
264. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos"
265. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1"
266. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1"
267. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer"
268. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart"
269. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:stimer_delay"
270. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|complete_address_decoder:decode_addr1"
271. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2"
272. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult"
273. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay"
274. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1"
275. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay"
276. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay"
277. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1"
278. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay"
279. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count"
280. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer"
281. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1"
282. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter"
283. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase"
284. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div"
285. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl"
286. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3"
287. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2"
288. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1"
289. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div"
290. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0"
291. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1"
292. Port Connectivity Checks: "pll_pal_post:\gen_pal_pll:chameleon_pll2"
293. Elapsed Time Per Partition
294. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sat Mar  5 17:12:29 2016           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; atari800core                                    ;
; Top-level Entity Name              ; atari800core_chameleon                          ;
; Family                             ; Cyclone III                                     ;
; Total logic elements               ; 12,932                                          ;
;     Total combinational functions  ; 10,101                                          ;
;     Dedicated logic registers      ; 5,851                                           ;
; Total registers                    ; 5851                                            ;
; Total pins                         ; 82                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 195,028                                         ;
; Embedded Multiplier 9-bit elements ; 8                                               ;
; Total PLLs                         ; 2                                               ;
+------------------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                            ;
+----------------------------------------------------------------------------+------------------------+--------------------+
; Option                                                                     ; Setting                ; Default Value      ;
+----------------------------------------------------------------------------+------------------------+--------------------+
; Device                                                                     ; EP3C25E144C8           ;                    ;
; Top-level entity name                                                      ; atari800core_chameleon ; atari800core       ;
; Family name                                                                ; Cyclone III            ; Cyclone IV GX      ;
; Optimization Technique                                                     ; Speed                  ; Balanced           ;
; Use smart compilation                                                      ; Off                    ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                     ; On                 ;
; Enable compact report table                                                ; Off                    ; Off                ;
; Restructure Multiplexers                                                   ; Auto                   ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                    ; Off                ;
; Preserve fewer node names                                                  ; On                     ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                    ; Off                ;
; Verilog Version                                                            ; Verilog_2001           ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993              ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto                   ; Auto               ;
; Safe State Machine                                                         ; Off                    ; Off                ;
; Extract Verilog State Machines                                             ; On                     ; On                 ;
; Extract VHDL State Machines                                                ; On                     ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                    ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000                   ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                    ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                     ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                     ; On                 ;
; Parallel Synthesis                                                         ; On                     ; On                 ;
; DSP Block Balancing                                                        ; Auto                   ; Auto               ;
; NOT Gate Push-Back                                                         ; On                     ; On                 ;
; Power-Up Don't Care                                                        ; On                     ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                    ; Off                ;
; Remove Duplicate Registers                                                 ; On                     ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                    ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                    ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                    ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                    ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                    ; Off                ;
; Ignore SOFT Buffers                                                        ; On                     ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                    ; Off                ;
; Carry Chain Length                                                         ; 70                     ; 70                 ;
; Auto Carry Chains                                                          ; On                     ; On                 ;
; Auto Open-Drain Pins                                                       ; On                     ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                    ; Off                ;
; Auto ROM Replacement                                                       ; On                     ; On                 ;
; Auto RAM Replacement                                                       ; On                     ; On                 ;
; Auto DSP Block Replacement                                                 ; On                     ; On                 ;
; Auto Shift Register Replacement                                            ; Auto                   ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto                   ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                     ; On                 ;
; Strict RAM Replacement                                                     ; Off                    ; Off                ;
; Allow Synchronous Control Signals                                          ; On                     ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                    ; Off                ;
; Auto RAM Block Balancing                                                   ; On                     ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                    ; Off                ;
; Auto Resource Sharing                                                      ; Off                    ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                    ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                    ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                    ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                     ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                    ; Off                ;
; Timing-Driven Synthesis                                                    ; On                     ; On                 ;
; Report Parameter Settings                                                  ; On                     ; On                 ;
; Report Source Assignments                                                  ; On                     ; On                 ;
; Report Connectivity Checks                                                 ; On                     ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                    ; Off                ;
; Synchronization Register Chain Length                                      ; 2                      ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation     ; Normal compilation ;
; HDL message level                                                          ; Level2                 ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                    ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000                   ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000                   ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                    ; 100                ;
; Clock MUX Protection                                                       ; On                     ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                    ; Off                ;
; Block Design Naming                                                        ; Auto                   ; Auto               ;
; SDC constraint protection                                                  ; Off                    ; Off                ;
; Synthesis Effort                                                           ; Auto                   ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                     ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                    ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium                 ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto                   ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                     ; On                 ;
; Synthesis Seed                                                             ; 1                      ; 1                  ;
+----------------------------------------------------------------------------+------------------------+--------------------+


+-------------------------------------------------+
; Analysis & Synthesis Default Parameter Settings ;
+----------------+--------------------------------+
; Name           ; Setting                        ;
+----------------+--------------------------------+
; COMPOSITE_SYNC ; 0                              ;
; SCANDOUBLE     ; 1                              ;
; TV             ; 1                              ;
; VIDEO          ; 2                              ;
+----------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.6%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                    ;
+-------------------------------------------------+-----------------+-------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path                ; Used in Netlist ; File Type                                             ; File Name with Absolute Path                                                                                        ; Library ;
+-------------------------------------------------+-----------------+-------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------+
; zpu_rom.vhdl                                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/zpu_rom.vhdl                                    ;         ;
; chameleon_docking_station.vhd                   ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/chameleon_docking_station.vhd                   ;         ;
; chameleon_1mhz.vhd                              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/chameleon_1mhz.vhd                              ;         ;
; chameleon_1khz.vhd                              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/chameleon_1khz.vhd                              ;         ;
; chameleon_phi_clock_e.vhd                       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/chameleon_phi_clock_e.vhd                       ;         ;
; chameleon_phi_clock_a.vhd                       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/chameleon_phi_clock_a.vhd                       ;         ;
; chameleon_io.vhd                                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/chameleon_io.vhd                                ;         ;
; chameleon_cdtv_remote.vhd                       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/chameleon_cdtv_remote.vhd                       ;         ;
; chameleon_c64_joykeyb.vhd                       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/chameleon_c64_joykeyb.vhd                       ;         ;
; gen_usart.vhd                                   ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/gen_usart.vhd                                   ;         ;
; chameleon_usb.vhd                               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/chameleon_usb.vhd                               ;         ;
; atari800core_chameleon.vhd                      ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/atari800core_chameleon.vhd                      ;         ;
; pll_pal_post.vhd                                ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/pll_pal_post.vhd                                ;         ;
; pll_ntsc_post.vhd                               ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/pll_ntsc_post.vhd                               ;         ;
; pll_pre.vhd                                     ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/pll_pre.vhd                                     ;         ;
; common/a8core/atari800core.vhd                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/atari800core.vhd                  ;         ;
; common/a8core/atari800core_simple_sdram.vhd     ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/atari800core_simple_sdram.vhd     ;         ;
; common/a8core/cart_logic.vhd                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/cart_logic.vhd                    ;         ;
; common/a8core/covox.vhd                         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/covox.vhd                         ;         ;
; common/a8core/cpu.vhd                           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/cpu.vhd                           ;         ;
; common/a8core/cpu_65xx_a.vhd                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/cpu_65xx_a.vhd                    ;         ;
; common/a8core/cpu_65xx_e.vhd                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/cpu_65xx_e.vhd                    ;         ;
; common/a8core/freezer_logic.vhd                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/freezer_logic.vhd                 ;         ;
; common/a8core/internalromram.vhd                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/internalromram.vhd                ;         ;
; common/a8core/address_decoder.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/address_decoder.vhdl              ;         ;
; common/a8core/antic.vhdl                        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/antic.vhdl                        ;         ;
; common/a8core/antic_counter.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/antic_counter.vhdl                ;         ;
; common/a8core/antic_dma_clock.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/antic_dma_clock.vhdl              ;         ;
; common/a8core/basic.vhdl                        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/basic.vhdl                        ;         ;
; common/a8core/enable_divider.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/enable_divider.vhdl               ;         ;
; common/a8core/gtia.vhdl                         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/gtia.vhdl                         ;         ;
; common/a8core/gtia_palette.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/gtia_palette.vhdl                 ;         ;
; common/a8core/gtia_player.vhdl                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/gtia_player.vhdl                  ;         ;
; common/a8core/gtia_priority.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/gtia_priority.vhdl                ;         ;
; common/a8core/irq_glue.vhdl                     ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/irq_glue.vhdl                     ;         ;
; common/a8core/os16.vhdl                         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/os16.vhdl                         ;         ;
; common/a8core/os16_loop.vhdl                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/os16_loop.vhdl                    ;         ;
; common/a8core/os2.vhdl                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/os2.vhdl                          ;         ;
; common/a8core/os8.vhdl                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/os8.vhdl                          ;         ;
; common/a8core/os_5200.vhdl                      ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/os_5200.vhdl                      ;         ;
; common/a8core/pia.vhdl                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/pia.vhdl                          ;         ;
; common/a8core/pokey.vhdl                        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/pokey.vhdl                        ;         ;
; common/a8core/pokey_countdown_timer.vhdl        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/pokey_countdown_timer.vhdl        ;         ;
; common/a8core/pokey_keyboard_scanner.vhdl       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/pokey_keyboard_scanner.vhdl       ;         ;
; common/a8core/pokey_mixer.vhdl                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/pokey_mixer.vhdl                  ;         ;
; common/a8core/pokey_mixer_mux.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/pokey_mixer_mux.vhdl              ;         ;
; common/a8core/pokey_noise_filter.vhdl           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/pokey_noise_filter.vhdl           ;         ;
; common/a8core/pokey_poly_17_9.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/pokey_poly_17_9.vhdl              ;         ;
; common/a8core/pokey_poly_4.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/pokey_poly_4.vhdl                 ;         ;
; common/a8core/pokey_poly_5.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/pokey_poly_5.vhdl                 ;         ;
; common/a8core/pot_from_signed.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/pot_from_signed.vhdl              ;         ;
; common/a8core/ps2_to_atari800.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/ps2_to_atari800.vhdl              ;         ;
; common/a8core/reg_file.vhdl                     ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/reg_file.vhdl                     ;         ;
; common/a8core/shared_enable.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/shared_enable.vhdl                ;         ;
; common/a8core/simple_counter.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/simple_counter.vhdl               ;         ;
; common/a8core/sio_device.vhdl                   ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/sio_device.vhdl                   ;         ;
; common/a8core/wide_delay_line.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/a8core/wide_delay_line.vhdl              ;         ;
; common/components/hq_dac.v                      ; yes             ; User Verilog HDL File                                 ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/components/hq_dac.v                      ;         ;
; common/components/spi_master.vhd                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/components/spi_master.vhd                ;         ;
; common/components/syncreset_enable_divider.vhd  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/components/syncreset_enable_divider.vhd  ;         ;
; common/components/complete_address_decoder.vhdl ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/components/complete_address_decoder.vhdl ;         ;
; common/components/delay_line.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/components/delay_line.vhdl               ;         ;
; common/components/generic_ram_infer.vhdl        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/components/generic_ram_infer.vhdl        ;         ;
; common/components/mult_infer.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/components/mult_infer.vhdl               ;         ;
; common/components/ps2_keyboard.vhdl             ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/components/ps2_keyboard.vhdl             ;         ;
; common/components/scandouble_ram_infer.vhdl     ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/components/scandouble_ram_infer.vhdl     ;         ;
; common/components/scandoubler.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/components/scandoubler.vhdl              ;         ;
; common/components/sdram_statemachine.vhdl       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/components/sdram_statemachine.vhdl       ;         ;
; common/components/synchronizer.vhdl             ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/components/synchronizer.vhdl             ;         ;
; common/zpu/zpu_core.vhd                         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/zpu/zpu_core.vhd                         ;         ;
; common/zpu/zpucore.vhd                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/zpu/zpucore.vhd                          ;         ;
; common/zpu/zpupkg.vhd                           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/zpu/zpupkg.vhd                           ;         ;
; common/zpu/zpu_config_regs.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/zpu/zpu_config_regs.vhdl                 ;         ;
; common/zpu/zpu_glue.vhdl                        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/common/zpu/zpu_glue.vhdl                        ;         ;
; altpll.tdf                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altpll.tdf                                          ;         ;
; aglobal130.inc                                  ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc                                      ;         ;
; stratix_pll.inc                                 ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/stratix_pll.inc                                     ;         ;
; stratixii_pll.inc                               ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/stratixii_pll.inc                                   ;         ;
; cycloneii_pll.inc                               ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/cycloneii_pll.inc                                   ;         ;
; db/pll_pre_altpll.v                             ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/pll_pre_altpll.v                             ;         ;
; db/pll_pal_post_altpll.v                        ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/pll_pal_post_altpll.v                        ;         ;
; altsyncram.tdf                                  ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altsyncram.tdf                                      ;         ;
; stratix_ram_block.inc                           ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/stratix_ram_block.inc                               ;         ;
; lpm_mux.inc                                     ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mux.inc                                         ;         ;
; lpm_decode.inc                                  ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_decode.inc                                      ;         ;
; a_rdenreg.inc                                   ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/a_rdenreg.inc                                       ;         ;
; altrom.inc                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altrom.inc                                          ;         ;
; altram.inc                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altram.inc                                          ;         ;
; altdpram.inc                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altdpram.inc                                        ;         ;
; db/altsyncram_cc71.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/altsyncram_cc71.tdf                          ;         ;
; db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif   ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif   ;         ;
; db/altsyncram_9f41.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/altsyncram_9f41.tdf                          ;         ;
; db/altsyncram_jc41.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/altsyncram_jc41.tdf                          ;         ;
; db/altsyncram_2e81.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/altsyncram_2e81.tdf                          ;         ;
; altshift_taps.tdf                               ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altshift_taps.tdf                                   ;         ;
; lpm_counter.inc                                 ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_counter.inc                                     ;         ;
; lpm_compare.inc                                 ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_compare.inc                                     ;         ;
; lpm_constant.inc                                ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_constant.inc                                    ;         ;
; db/shift_taps_nkm.tdf                           ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/shift_taps_nkm.tdf                           ;         ;
; db/altsyncram_14b1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/altsyncram_14b1.tdf                          ;         ;
; db/cntr_8rf.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cntr_8rf.tdf                                 ;         ;
; db/cmpr_kfc.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cmpr_kfc.tdf                                 ;         ;
; db/cntr_uah.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cntr_uah.tdf                                 ;         ;
; db/shift_taps_cjm.tdf                           ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/shift_taps_cjm.tdf                           ;         ;
; db/altsyncram_91b1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/altsyncram_91b1.tdf                          ;         ;
; db/cntr_mpf.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cntr_mpf.tdf                                 ;         ;
; db/cmpr_jfc.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cmpr_jfc.tdf                                 ;         ;
; db/cntr_c9h.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cntr_c9h.tdf                                 ;         ;
; db/shift_taps_6jm.tdf                           ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/shift_taps_6jm.tdf                           ;         ;
; db/altsyncram_r0b1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/altsyncram_r0b1.tdf                          ;         ;
; db/cntr_gpf.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cntr_gpf.tdf                                 ;         ;
; db/cmpr_ifc.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cmpr_ifc.tdf                                 ;         ;
; db/cntr_69h.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cntr_69h.tdf                                 ;         ;
; db/shift_taps_n4n.tdf                           ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/shift_taps_n4n.tdf                           ;         ;
; db/altsyncram_t0b1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/altsyncram_t0b1.tdf                          ;         ;
; db/cntr_tnf.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cntr_tnf.tdf                                 ;         ;
; db/cmpr_ffc.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cmpr_ffc.tdf                                 ;         ;
; db/cntr_j7h.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cntr_j7h.tdf                                 ;         ;
; db/shift_taps_j4n.tdf                           ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/shift_taps_j4n.tdf                           ;         ;
; db/altsyncram_j0b1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/altsyncram_j0b1.tdf                          ;         ;
; db/cntr_rnf.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cntr_rnf.tdf                                 ;         ;
; db/cntr_i7h.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/cntr_i7h.tdf                                 ;         ;
; lpm_mult.tdf                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mult.tdf                                        ;         ;
; lpm_add_sub.inc                                 ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_add_sub.inc                                     ;         ;
; multcore.inc                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/multcore.inc                                        ;         ;
; bypassff.inc                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/bypassff.inc                                        ;         ;
; altshift.inc                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altshift.inc                                        ;         ;
; db/mult_ubt.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/mult_ubt.tdf                                 ;         ;
; db/mult_83t.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/db/mult_83t.tdf                                 ;         ;
+-------------------------------------------------+-----------------+-------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                                                                                                        ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 12,932                                                                                                               ;
;                                             ;                                                                                                                      ;
; Total combinational functions               ; 10101                                                                                                                ;
; Logic element usage by number of LUT inputs ;                                                                                                                      ;
;     -- 4 input functions                    ; 6318                                                                                                                 ;
;     -- 3 input functions                    ; 2078                                                                                                                 ;
;     -- <=2 input functions                  ; 1705                                                                                                                 ;
;                                             ;                                                                                                                      ;
; Logic elements by mode                      ;                                                                                                                      ;
;     -- normal mode                          ; 8746                                                                                                                 ;
;     -- arithmetic mode                      ; 1355                                                                                                                 ;
;                                             ;                                                                                                                      ;
; Total registers                             ; 5851                                                                                                                 ;
;     -- Dedicated logic registers            ; 5851                                                                                                                 ;
;     -- I/O registers                        ; 0                                                                                                                    ;
;                                             ;                                                                                                                      ;
; I/O pins                                    ; 82                                                                                                                   ;
; Total memory bits                           ; 195028                                                                                                               ;
; Embedded Multiplier 9-bit elements          ; 8                                                                                                                    ;
; Total PLLs                                  ; 2                                                                                                                    ;
;     -- PLLs                                 ; 2                                                                                                                    ;
;                                             ;                                                                                                                      ;
; Maximum fan-out node                        ; pll_pal_post:\gen_pal_pll:chameleon_pll2|altpll:altpll_component|pll_pal_post_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 6035                                                                                                                 ;
; Total fan-out                               ; 56527                                                                                                                ;
; Average fan-out                             ; 3.46                                                                                                                 ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                            ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                 ; Library Name ;
+-----------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |atari800core_chameleon                                               ; 10101 (74)        ; 5851 (103)   ; 195028      ; 8            ; 0       ; 4         ; 82   ; 0            ; |atari800core_chameleon                                                                                                                                                                                                             ; work         ;
;    |atari800core_simple_sdram:atarixl_simple_sdram1|                  ; 4967 (11)         ; 3095 (0)     ; 1862        ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1                                                                                                                                                             ; work         ;
;       |atari800core:atari800xl|                                       ; 4928 (0)          ; 3076 (0)     ; 1862        ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl                                                                                                                                     ; work         ;
;          |address_decoder:mmu1|                                       ; 1290 (985)        ; 96 (63)      ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1                                                                                                                ; work         ;
;             |CartLogic:emu_cart|                                      ; 179 (179)         ; 19 (19)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart                                                                                             ; work         ;
;             |FreezerLogic:freezer|                                    ; 126 (126)         ; 14 (14)      ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer                                                                                           ; work         ;
;                |generic_ram_infer:freezer_bram|                       ; 0 (0)             ; 0 (0)        ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram                                                            ; work         ;
;                   |altsyncram:ram_block_rtl_0|                        ; 0 (0)             ; 0 (0)        ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0                                 ; work         ;
;                      |altsyncram_jc41:auto_generated|                 ; 0 (0)             ; 0 (0)        ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0|altsyncram_jc41:auto_generated  ; work         ;
;          |antic:antic1|                                               ; 889 (445)         ; 735 (225)    ; 614         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1                                                                                                                        ; work         ;
;             |antic_counter:antic_counter_display_list|                ; 31 (31)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list                                                                               ; work         ;
;             |antic_counter:antic_counter_memory_scan|                 ; 30 (30)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan                                                                                ; work         ;
;             |antic_dma_clock:antic_dma_clock1|                        ; 7 (7)             ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_dma_clock:antic_dma_clock1                                                                                       ; work         ;
;             |complete_address_decoder:decode_addr1|                   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1                                                                                  ; work         ;
;             |delay_line:wsync_delay|                                  ; 0 (0)             ; 48 (48)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay                                                                                                 ; work         ;
;             |reg_file:reg_file1|                                      ; 312 (312)         ; 384 (384)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1                                                                                                     ; work         ;
;             |simple_counter:antic_counter_line_buffer|                ; 8 (8)             ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer                                                                               ; work         ;
;             |simple_counter:antic_counter_refresh_count|              ; 7 (7)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count                                                                             ; work         ;
;             |simple_counter:antic_counter_row_count|                  ; 8 (8)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count                                                                                 ; work         ;
;             |wide_delay_line:chbase_delay|                            ; 22 (0)            ; 13 (0)       ; 434         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay                                                                                           ; work         ;
;                |altshift_taps:shift_reg_rtl_0|                        ; 22 (0)            ; 13 (0)       ; 434         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0                                                             ; work         ;
;                   |shift_taps_cjm:auto_generated|                     ; 22 (0)            ; 13 (1)       ; 434         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_cjm:auto_generated                               ; work         ;
;                      |altsyncram_91b1:altsyncram2|                    ; 0 (0)             ; 0 (0)        ; 434         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_cjm:auto_generated|altsyncram_91b1:altsyncram2   ; work         ;
;                      |cntr_c9h:cntr3|                                 ; 7 (7)             ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_cjm:auto_generated|cntr_c9h:cntr3                ; work         ;
;                      |cntr_mpf:cntr1|                                 ; 15 (14)           ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_cjm:auto_generated|cntr_mpf:cntr1                ; work         ;
;                         |cmpr_jfc:cmpr6|                              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_cjm:auto_generated|cntr_mpf:cntr1|cmpr_jfc:cmpr6 ; work         ;
;             |wide_delay_line:vscrol_delay|                            ; 18 (0)            ; 11 (0)       ; 180         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay                                                                                           ; work         ;
;                |altshift_taps:shift_reg_rtl_0|                        ; 18 (0)            ; 11 (0)       ; 180         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0                                                             ; work         ;
;                   |shift_taps_6jm:auto_generated|                     ; 18 (0)            ; 11 (1)       ; 180         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_6jm:auto_generated                               ; work         ;
;                      |altsyncram_r0b1:altsyncram2|                    ; 0 (0)             ; 0 (0)        ; 180         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_6jm:auto_generated|altsyncram_r0b1:altsyncram2   ; work         ;
;                      |cntr_69h:cntr3|                                 ; 6 (6)             ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_6jm:auto_generated|cntr_69h:cntr3                ; work         ;
;                      |cntr_gpf:cntr1|                                 ; 12 (11)           ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_6jm:auto_generated|cntr_gpf:cntr1                ; work         ;
;                         |cmpr_ifc:cmpr6|                              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_6jm:auto_generated|cntr_gpf:cntr1|cmpr_ifc:cmpr6 ; work         ;
;          |covox:\gen_covox_on:covox1|                                 ; 5 (5)             ; 32 (32)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:\gen_covox_on:covox1                                                                                                          ; work         ;
;          |cpu:cpu6502|                                                ; 807 (5)           ; 162 (2)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502                                                                                                                         ; work         ;
;             |cpu_65xx:cpu_6502_peter|                                 ; 802 (802)         ; 160 (160)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter                                                                                                 ; work         ;
;          |gtia:gtia1|                                                 ; 659 (468)         ; 546 (303)    ; 224         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1                                                                                                                          ; work         ;
;             |delay_line:hsync_delay|                                  ; 0 (0)             ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay                                                                                                   ; work         ;
;             |gtia_player:missile0|                                    ; 13 (13)           ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0                                                                                                     ; work         ;
;             |gtia_player:missile1|                                    ; 13 (13)           ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1                                                                                                     ; work         ;
;             |gtia_player:missile2|                                    ; 13 (13)           ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2                                                                                                     ; work         ;
;             |gtia_player:missile3|                                    ; 13 (13)           ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3                                                                                                     ; work         ;
;             |gtia_player:player0|                                     ; 20 (20)           ; 10 (10)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player0                                                                                                      ; work         ;
;             |gtia_player:player1|                                     ; 20 (20)           ; 10 (10)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1                                                                                                      ; work         ;
;             |gtia_player:player2|                                     ; 20 (20)           ; 10 (10)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2                                                                                                      ; work         ;
;             |gtia_player:player3|                                     ; 20 (20)           ; 10 (10)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3                                                                                                      ; work         ;
;             |gtia_priority:priority_rules|                            ; 28 (28)           ; 9 (9)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_priority:priority_rules                                                                                             ; work         ;
;             |simple_counter:counter_hpos|                             ; 17 (17)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos                                                                                              ; work         ;
;             |wide_delay_line:colbk_delay|                             ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay                                                                                              ; work         ;
;             |wide_delay_line:colpf0_delay|                            ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay                                                                                             ; work         ;
;             |wide_delay_line:colpf1_delay|                            ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay                                                                                             ; work         ;
;             |wide_delay_line:colpf2_delay|                            ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay                                                                                             ; work         ;
;             |wide_delay_line:colpf3_delay|                            ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay                                                                                             ; work         ;
;             |wide_delay_line:colpm0_delay|                            ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay                                                                                             ; work         ;
;             |wide_delay_line:colpm1_delay|                            ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay                                                                                             ; work         ;
;             |wide_delay_line:colpm2_delay|                            ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay                                                                                             ; work         ;
;             |wide_delay_line:colpm3_delay|                            ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay                                                                                             ; work         ;
;             |wide_delay_line:hposm0_delay|                            ; 9 (0)             ; 5 (0)        ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay                                                                                             ; work         ;
;                |altshift_taps:shift_reg_rtl_0|                        ; 9 (0)             ; 5 (0)        ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0                                                               ; work         ;
;                   |shift_taps_n4n:auto_generated|                     ; 9 (0)             ; 5 (1)        ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n4n:auto_generated                                 ; work         ;
;                      |altsyncram_t0b1:altsyncram2|                    ; 0 (0)             ; 0 (0)        ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n4n:auto_generated|altsyncram_t0b1:altsyncram2     ; work         ;
;                      |cntr_j7h:cntr3|                                 ; 4 (4)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n4n:auto_generated|cntr_j7h:cntr3                  ; work         ;
;                      |cntr_tnf:cntr1|                                 ; 5 (5)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n4n:auto_generated|cntr_tnf:cntr1                  ; work         ;
;             |wide_delay_line:prior_longer_delay|                      ; 0 (0)             ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay                                                                                       ; work         ;
;             |wide_delay_line:prior_short_delay|                       ; 0 (0)             ; 12 (12)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay                                                                                        ; work         ;
;             |wide_delay_line:sizem_delay|                             ; 5 (0)             ; 4 (0)        ; 32          ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay                                                                                              ; work         ;
;                |altshift_taps:shift_reg_rtl_0|                        ; 5 (0)             ; 4 (0)        ; 32          ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0                                                                ; work         ;
;                   |shift_taps_j4n:auto_generated|                     ; 5 (0)             ; 4 (1)        ; 32          ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_j4n:auto_generated                                  ; work         ;
;                      |altsyncram_j0b1:altsyncram2|                    ; 0 (0)             ; 0 (0)        ; 32          ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_j4n:auto_generated|altsyncram_j0b1:altsyncram2      ; work         ;
;                      |cntr_i7h:cntr3|                                 ; 4 (4)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_j4n:auto_generated|cntr_i7h:cntr3                   ; work         ;
;                      |cntr_rnf:cntr1|                                 ; 1 (1)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_j4n:auto_generated|cntr_rnf:cntr1                   ; work         ;
;          |irq_glue:irq_glue1|                                         ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|irq_glue:irq_glue1                                                                                                                  ; work         ;
;          |pia:pia1|                                                   ; 86 (86)           ; 69 (69)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1                                                                                                                            ; work         ;
;          |pokey:\gen_stereo:pokey2|                                   ; 466 (282)         ; 317 (196)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2                                                                                                            ; work         ;
;             |delay_line:serout_clock_delay|                           ; 6 (6)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay                                                                              ; work         ;
;             |delay_line:stimer_delay|                                 ; 1 (1)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:stimer_delay                                                                                    ; work         ;
;             |pokey_countdown_timer:timer0|                            ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0                                                                               ; work         ;
;                |delay_line:underflow0_delay|                          ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay                                                   ; work         ;
;             |pokey_countdown_timer:timer1|                            ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1                                                                               ; work         ;
;                |delay_line:underflow0_delay|                          ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay                                                   ; work         ;
;             |pokey_countdown_timer:timer2|                            ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2                                                                               ; work         ;
;                |delay_line:underflow0_delay|                          ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay                                                   ; work         ;
;             |pokey_countdown_timer:timer3|                            ; 18 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3                                                                               ; work         ;
;                |delay_line:underflow0_delay|                          ; 9 (9)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay                                                   ; work         ;
;             |pokey_keyboard_scanner:pokey_keyboard_scanner1|          ; 34 (34)           ; 28 (28)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1                                                             ; work         ;
;             |pokey_noise_filter:pokey_noise_filter0|                  ; 4 (4)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter0                                                                     ; work         ;
;             |pokey_noise_filter:pokey_noise_filter1|                  ; 4 (4)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter1                                                                     ; work         ;
;             |pokey_noise_filter:pokey_noise_filter2|                  ; 4 (4)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter2                                                                     ; work         ;
;             |pokey_noise_filter:pokey_noise_filter3|                  ; 4 (4)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter3                                                                     ; work         ;
;             |pokey_poly_17_9:poly_17_19_lfsr|                         ; 18 (18)           ; 17 (17)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr                                                                            ; work         ;
;             |pokey_poly_4:poly_4_lfsr|                                ; 4 (4)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_4:poly_4_lfsr                                                                                   ; work         ;
;             |pokey_poly_5:poly_5_lfsr|                                ; 5 (5)             ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr                                                                                   ; work         ;
;             |syncreset_enable_divider:enable_15_div|                  ; 21 (21)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div                                                                     ; work         ;
;             |syncreset_enable_divider:enable_64_div|                  ; 16 (16)           ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div                                                                     ; work         ;
;          |pokey:pokey1|                                               ; 408 (178)         ; 333 (209)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1                                                                                                                        ; work         ;
;             |complete_address_decoder:decode_addr1|                   ; 37 (37)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1                                                                                  ; work         ;
;             |delay_line:serout_clock_delay|                           ; 6 (6)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay                                                                                          ; work         ;
;             |delay_line:stimer_delay|                                 ; 1 (1)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:stimer_delay                                                                                                ; work         ;
;             |pokey_countdown_timer:timer0|                            ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0                                                                                           ; work         ;
;                |delay_line:underflow0_delay|                          ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay                                                               ; work         ;
;             |pokey_countdown_timer:timer1|                            ; 15 (10)           ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1                                                                                           ; work         ;
;                |delay_line:underflow0_delay|                          ; 5 (5)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay                                                               ; work         ;
;             |pokey_countdown_timer:timer2|                            ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2                                                                                           ; work         ;
;                |delay_line:underflow0_delay|                          ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay                                                               ; work         ;
;             |pokey_countdown_timer:timer3|                            ; 18 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3                                                                                           ; work         ;
;                |delay_line:underflow0_delay|                          ; 9 (9)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay                                                               ; work         ;
;             |pokey_keyboard_scanner:pokey_keyboard_scanner1|          ; 42 (42)           ; 28 (28)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1                                                                         ; work         ;
;             |pokey_noise_filter:pokey_noise_filter0|                  ; 4 (4)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter0                                                                                 ; work         ;
;             |pokey_noise_filter:pokey_noise_filter1|                  ; 4 (4)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter1                                                                                 ; work         ;
;             |pokey_noise_filter:pokey_noise_filter2|                  ; 4 (4)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter2                                                                                 ; work         ;
;             |pokey_noise_filter:pokey_noise_filter3|                  ; 4 (4)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter3                                                                                 ; work         ;
;             |pokey_poly_17_9:poly_17_19_lfsr|                         ; 18 (18)           ; 17 (17)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr                                                                                        ; work         ;
;             |pokey_poly_4:poly_4_lfsr|                                ; 4 (4)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_4:poly_4_lfsr                                                                                               ; work         ;
;             |pokey_poly_5:poly_5_lfsr|                                ; 5 (5)             ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_5:poly_5_lfsr                                                                                               ; work         ;
;             |synchronizer:sio_in1_synchronizer|                       ; 1 (1)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in1_synchronizer                                                                                      ; work         ;
;             |syncreset_enable_divider:enable_15_div|                  ; 21 (21)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div                                                                                 ; work         ;
;             |syncreset_enable_divider:enable_64_div|                  ; 16 (16)           ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div                                                                                 ; work         ;
;          |pokey_mixer_mux:pokey_mixer_both|                           ; 197 (33)          ; 75 (33)      ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both                                                                                                    ; work         ;
;             |pokey_mixer:shared_pokey_mixer|                          ; 164 (164)         ; 42 (42)      ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer                                                                     ; work         ;
;                |mult_infer:linterp_mult|                              ; 0 (0)             ; 0 (0)        ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult                                             ; work         ;
;                   |lpm_mult:Mult0|                                    ; 0 (0)             ; 0 (0)        ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0                              ; work         ;
;                      |mult_83t:auto_generated|                        ; 0 (0)             ; 0 (0)        ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0|mult_83t:auto_generated      ; work         ;
;          |reg_file:antic_mirror|                                      ; 11 (11)           ; 128 (128)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror                                                                                                               ; work         ;
;          |reg_file:gtia_mirror|                                       ; 25 (20)           ; 256 (256)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror                                                                                                                ; work         ;
;             |complete_address_decoder:complete_address_decoder1|      ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror|complete_address_decoder:complete_address_decoder1                                                             ; work         ;
;          |reg_file:pokey1_mirror|                                     ; 17 (15)           ; 128 (128)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror                                                                                                              ; work         ;
;             |complete_address_decoder:complete_address_decoder1|      ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror|complete_address_decoder:complete_address_decoder1                                                           ; work         ;
;          |reg_file:pokey2_mirror|                                     ; 15 (14)           ; 128 (128)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror                                                                                                              ; work         ;
;             |complete_address_decoder:complete_address_decoder1|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror|complete_address_decoder:complete_address_decoder1                                                           ; work         ;
;          |shared_enable:enables|                                      ; 49 (42)           ; 71 (34)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables                                                                                                               ; work         ;
;             |delay_line:delay_line_phase|                             ; 0 (0)             ; 31 (31)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase                                                                                   ; work         ;
;             |enable_divider:enable_179_clock_div|                     ; 7 (7)             ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div                                                                           ; work         ;
;       |pot_from_signed:pot0|                                          ; 28 (15)           ; 19 (11)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0                                                                                                                                        ; work         ;
;          |enable_divider:pot_clock_div|                               ; 13 (13)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div                                                                                                           ; work         ;
;    |chameleon_1mhz:my1Mhz|                                            ; 16 (16)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon_1mhz:my1Mhz                                                                                                                                                                                       ; work         ;
;    |chameleon_cdtv_remote:myIr|                                       ; 152 (152)         ; 87 (87)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon_cdtv_remote:myIr                                                                                                                                                                                  ; work         ;
;    |chameleon_io:chameleon_io|                                        ; 577 (163)         ; 691 (74)     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon_io:chameleon_io                                                                                                                                                                                   ; work         ;
;       |chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|             ; 176 (176)         ; 255 (255)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb                                                                                                                                 ; work         ;
;       |chameleon_docking_station:\genDockingStation:myDockingStation| ; 150 (150)         ; 305 (305)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_docking_station:\genDockingStation:myDockingStation                                                                                                                     ; work         ;
;       |chameleon_phi_clock:phiInstance|                               ; 88 (88)           ; 57 (57)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_phi_clock:phiInstance                                                                                                                                                   ; work         ;
;    |chameleon_usb:usb|                                                ; 138 (106)         ; 88 (45)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon_usb:usb                                                                                                                                                                                           ; work         ;
;       |gen_usart:myUsart|                                             ; 32 (32)           ; 43 (43)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon_usb:usb|gen_usart:myUsart                                                                                                                                                                         ; work         ;
;    |enable_divider:enable_179_clock_div_zpu_pokey|                    ; 5 (5)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|enable_divider:enable_179_clock_div_zpu_pokey                                                                                                                                                               ; work         ;
;    |enable_divider:my10hz|                                            ; 23 (23)           ; 11 (11)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|enable_divider:my10hz                                                                                                                                                                                       ; work         ;
;    |enable_divider:my10khz|                                           ; 25 (25)           ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|enable_divider:my10khz                                                                                                                                                                                      ; work         ;
;    |hq_dac:dac_left|                                                  ; 108 (108)         ; 71 (71)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|hq_dac:dac_left                                                                                                                                                                                             ; work         ;
;    |hq_dac:dac_right|                                                 ; 108 (108)         ; 71 (71)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|hq_dac:dac_right                                                                                                                                                                                            ; work         ;
;    |pll_pal_post:\gen_pal_pll:chameleon_pll2|                         ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|pll_pal_post:\gen_pal_pll:chameleon_pll2                                                                                                                                                                    ; work         ;
;       |altpll:altpll_component|                                       ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|pll_pal_post:\gen_pal_pll:chameleon_pll2|altpll:altpll_component                                                                                                                                            ; work         ;
;          |pll_pal_post_altpll:auto_generated|                         ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|pll_pal_post:\gen_pal_pll:chameleon_pll2|altpll:altpll_component|pll_pal_post_altpll:auto_generated                                                                                                         ; work         ;
;    |pll_pre:chameleon_pll|                                            ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|pll_pre:chameleon_pll                                                                                                                                                                                       ; work         ;
;       |altpll:altpll_component|                                       ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|pll_pre:chameleon_pll|altpll:altpll_component                                                                                                                                                               ; work         ;
;          |pll_pre_altpll:auto_generated|                              ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|pll_pre:chameleon_pll|altpll:altpll_component|pll_pre_altpll:auto_generated                                                                                                                                 ; work         ;
;    |ps2_to_atari800:keyboard_map1|                                    ; 266 (193)         ; 139 (77)     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1                                                                                                                                                                               ; work         ;
;       |ps2_keyboard:\gen_ps2_on:keyboard1|                            ; 73 (65)           ; 62 (52)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1                                                                                                                                            ; work         ;
;          |enable_divider:enable_div|                                  ; 8 (8)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div                                                                                                                  ; work         ;
;          |synchronizer:sync_clk|                                      ; 0 (0)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|synchronizer:sync_clk                                                                                                                      ; work         ;
;          |synchronizer:sync_dat|                                      ; 0 (0)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|synchronizer:sync_dat                                                                                                                      ; work         ;
;    |scandoubler:scandoubler1|                                         ; 342 (69)          ; 66 (51)      ; 29326       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1                                                                                                                                                                                    ; work         ;
;       |delay_line:hsync_delay|                                        ; 26 (0)            ; 15 (0)       ; 126         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay                                                                                                                                                             ; work         ;
;          |altshift_taps:shift_reg_rtl_0|                              ; 26 (0)            ; 15 (0)       ; 126         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0                                                                                                                               ; work         ;
;             |shift_taps_nkm:auto_generated|                           ; 26 (0)            ; 15 (1)       ; 126         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_nkm:auto_generated                                                                                                 ; work         ;
;                |altsyncram_14b1:altsyncram2|                          ; 0 (0)             ; 0 (0)        ; 126         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_nkm:auto_generated|altsyncram_14b1:altsyncram2                                                                     ; work         ;
;                |cntr_8rf:cntr1|                                       ; 18 (16)           ; 7 (7)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_nkm:auto_generated|cntr_8rf:cntr1                                                                                  ; work         ;
;                   |cmpr_kfc:cmpr6|                                    ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_nkm:auto_generated|cntr_8rf:cntr1|cmpr_kfc:cmpr6                                                                   ; work         ;
;                |cntr_uah:cntr3|                                       ; 8 (8)             ; 7 (7)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_nkm:auto_generated|cntr_uah:cntr3                                                                                  ; work         ;
;       |gtia_palette:palette4|                                         ; 247 (247)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|gtia_palette:palette4                                                                                                                                                              ; work         ;
;       |scandouble_ram_infer:linea|                                    ; 0 (0)             ; 0 (0)        ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|scandouble_ram_infer:linea                                                                                                                                                         ; work         ;
;          |altsyncram:ram_block_rtl_0|                                 ; 0 (0)             ; 0 (0)        ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0                                                                                                                              ; work         ;
;             |altsyncram_2e81:auto_generated|                          ; 0 (0)             ; 0 (0)        ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0|altsyncram_2e81:auto_generated                                                                                               ; work         ;
;       |scandouble_ram_infer:lineb|                                    ; 0 (0)             ; 0 (0)        ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|scandouble_ram_infer:lineb                                                                                                                                                         ; work         ;
;          |altsyncram:ram_block_rtl_0|                                 ; 0 (0)             ; 0 (0)        ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0                                                                                                                              ; work         ;
;             |altsyncram_2e81:auto_generated|                          ; 0 (0)             ; 0 (0)        ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0|altsyncram_2e81:auto_generated                                                                                               ; work         ;
;    |sdram_statemachine:sdram_adaptor|                                 ; 225 (225)         ; 206 (206)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor                                                                                                                                                                            ; work         ;
;    |synchronizer:select_sync|                                         ; 0 (0)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|synchronizer:select_sync                                                                                                                                                                                    ; work         ;
;    |zpu_rom:zpu_rom1|                                                 ; 0 (0)             ; 0 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpu_rom:zpu_rom1                                                                                                                                                                                            ; work         ;
;       |altsyncram:ROM_rtl_0|                                          ; 0 (0)             ; 0 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0                                                                                                                                                                       ; work         ;
;          |altsyncram_cc71:auto_generated|                             ; 0 (0)             ; 0 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0|altsyncram_cc71:auto_generated                                                                                                                                        ; work         ;
;    |zpucore:zpu|                                                      ; 3075 (55)         ; 1194 (0)     ; 32768       ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu                                                                                                                                                                                                 ; work         ;
;       |generic_ram_infer:ram23_16|                                    ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram23_16                                                                                                                                                                      ; work         ;
;          |altsyncram:ram_block_rtl_0|                                 ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0                                                                                                                                           ; work         ;
;             |altsyncram_9f41:auto_generated|                          ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated                                                                                                            ; work         ;
;       |generic_ram_infer:ram_15_8|                                    ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_15_8                                                                                                                                                                      ; work         ;
;          |altsyncram:ram_block_rtl_0|                                 ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0                                                                                                                                           ; work         ;
;             |altsyncram_9f41:auto_generated|                          ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated                                                                                                            ; work         ;
;       |generic_ram_infer:ram_31_24|                                   ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_31_24                                                                                                                                                                     ; work         ;
;          |altsyncram:ram_block_rtl_0|                                 ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0                                                                                                                                          ; work         ;
;             |altsyncram_9f41:auto_generated|                          ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated                                                                                                           ; work         ;
;       |generic_ram_infer:ram_7_0|                                     ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_7_0                                                                                                                                                                       ; work         ;
;          |altsyncram:ram_block_rtl_0|                                 ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0                                                                                                                                            ; work         ;
;             |altsyncram_9f41:auto_generated|                          ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated                                                                                                             ; work         ;
;       |zpu_config_regs:config_regs|                                   ; 915 (314)         ; 665 (302)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs                                                                                                                                                                     ; work         ;
;          |complete_address_decoder:decode_addr|                       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr                                                                                                                                ; work         ;
;          |sio_device:pokey1|                                          ; 473 (97)          ; 293 (80)     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1                                                                                                                                                   ; work         ;
;             |complete_address_decoder:decode_addr1|                   ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|complete_address_decoder:decode_addr1                                                                                                             ; work         ;
;             |pokey:pokey1|                                            ; 370 (266)         ; 213 (130)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1                                                                                                                                      ; work         ;
;                |delay_line:serout_clock_delay|                        ; 6 (6)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|delay_line:serout_clock_delay                                                                                                        ; work         ;
;                |delay_line:stimer_delay|                              ; 1 (1)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|delay_line:stimer_delay                                                                                                              ; work         ;
;                |pokey_countdown_timer:timer0|                         ; 14 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0                                                                                                         ; work         ;
;                   |delay_line:underflow0_delay|                       ; 5 (5)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay                                                                             ; work         ;
;                |pokey_countdown_timer:timer1|                         ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1                                                                                                         ; work         ;
;                   |delay_line:underflow0_delay|                       ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay                                                                             ; work         ;
;                |pokey_countdown_timer:timer2|                         ; 14 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2                                                                                                         ; work         ;
;                   |delay_line:underflow0_delay|                       ; 5 (5)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay                                                                             ; work         ;
;                |pokey_countdown_timer:timer3|                         ; 16 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3                                                                                                         ; work         ;
;                   |delay_line:underflow0_delay|                       ; 7 (7)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay                                                                             ; work         ;
;                |pokey_poly_17_9:poly_17_19_lfsr|                      ; 18 (18)           ; 17 (17)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr                                                                                                      ; work         ;
;                |synchronizer:sio_in1_synchronizer|                    ; 1 (1)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in1_synchronizer                                                                                                    ; work         ;
;                |syncreset_enable_divider:enable_15_div|               ; 11 (11)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_15_div                                                                                               ; work         ;
;                |syncreset_enable_divider:enable_64_div|               ; 8 (8)             ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_64_div                                                                                               ; work         ;
;          |spi_master:spi_master1|                                     ; 127 (127)         ; 70 (70)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1                                                                                                                                              ; work         ;
;       |zpu_glue:zpu_and_glue|                                         ; 2105 (448)        ; 529 (97)     ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue                                                                                                                                                                           ; work         ;
;          |ZPUMediumCore:myzpu|                                        ; 1657 (1643)       ; 432 (432)    ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu                                                                                                                                                       ; work         ;
;             |lpm_mult:Mult0|                                          ; 14 (0)            ; 0 (0)        ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0                                                                                                                                        ; work         ;
;                |mult_ubt:auto_generated|                              ; 14 (14)           ; 0 (0)        ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0|mult_ubt:auto_generated                                                                                                                ; work         ;
+-----------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------------------------------------+
; Name                                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------------------------------------+
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0|altsyncram_jc41:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 128          ; 8            ; --           ; --           ; 1024   ; None                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_cjm:auto_generated|altsyncram_91b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; 62           ; 7            ; 62           ; 7            ; 434    ; None                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_6jm:auto_generated|altsyncram_r0b1:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; 30           ; 6            ; 30           ; 6            ; 180    ; None                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n4n:auto_generated|altsyncram_t0b1:altsyncram2|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; 3            ; 64           ; 3            ; 64           ; 192    ; None                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_j4n:auto_generated|altsyncram_j0b1:altsyncram2|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; 2            ; 16           ; 2            ; 16           ; 32     ; None                                          ;
; scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_nkm:auto_generated|altsyncram_14b1:altsyncram2|ALTSYNCRAM                                                                    ; AUTO ; Simple Dual Port ; 126          ; 1            ; 126          ; 1            ; 126    ; None                                          ;
; scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0|altsyncram_2e81:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Single Port      ; 1825         ; 8            ; --           ; --           ; 14600  ; None                                          ;
; scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0|altsyncram_2e81:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Single Port      ; 1825         ; 8            ; --           ; --           ; 14600  ; None                                          ;
; zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0|altsyncram_cc71:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; ROM              ; 4096         ; 32           ; --           ; --           ; 131072 ; db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif ;
; zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Single Port      ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                          ;
; zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Single Port      ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                          ;
; zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated|ALTSYNCRAM                                                                                                          ; AUTO ; Single Port      ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                          ;
; zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated|ALTSYNCRAM                                                                                                            ; AUTO ; Single Port      ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------------------------------------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 4           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 8           ;
; Signed Embedded Multipliers           ; 1           ;
; Unsigned Embedded Multipliers         ; 3           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                                                   ;
+--------+--------------+---------+--------------+--------------+------------------------------------------------------------------+--------------------------------------------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                                                  ; IP Include File                                                                      ;
+--------+--------------+---------+--------------+--------------+------------------------------------------------------------------+--------------------------------------------------------------------------------------+
; Altera ; ALTPLL       ; 13.0    ; N/A          ; N/A          ; |atari800core_chameleon|pll_pal_post:\gen_pal_pll:chameleon_pll2 ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/pll_pal_post.vhd ;
; Altera ; ALTPLL       ; 13.0    ; N/A          ; N/A          ; |atari800core_chameleon|pll_pre:chameleon_pll                    ; /home/markw/fpga/svn/repo/trunk/atari_800xl/chameleon/build_PAL_VGA/pll_pre.vhd      ;
+--------+--------------+---------+--------------+--------------+------------------------------------------------------------------+--------------------------------------------------------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon_usb:usb|command           ;
+-------------------+-------------------+------------------+------------------+
; Name              ; command.CMD_WRITE ; command.CMD_READ ; command.CMD_NONE ;
+-------------------+-------------------+------------------+------------------+
; command.CMD_NONE  ; 0                 ; 0                ; 0                ;
; command.CMD_READ  ; 0                 ; 1                ; 1                ;
; command.CMD_WRITE ; 1                 ; 0                ; 1                ;
+-------------------+-------------------+------------------+------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon_usb:usb|state                                                                                                                                                                                                                             ;
+-----------------------+------------------+------------------+------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+-------------------+----------------------+------------------+------------------+-------------------+
; Name                  ; state.STATE_LEN2 ; state.STATE_LEN1 ; state.STATE_LEN0 ; state.STATE_ADDR3 ; state.STATE_ADDR2 ; state.STATE_ADDR1 ; state.STATE_ADDR0 ; state.STATE_WRITE_ACK ; state.STATE_WRITE ; state.STATE_READ_ACK ; state.STATE_READ ; state.STATE_IDLE ; state.STATE_RESET ;
+-----------------------+------------------+------------------+------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+-------------------+----------------------+------------------+------------------+-------------------+
; state.STATE_RESET     ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 0                 ;
; state.STATE_IDLE      ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 1                ; 1                 ;
; state.STATE_READ      ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 1                ; 0                ; 1                 ;
; state.STATE_READ_ACK  ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 1                    ; 0                ; 0                ; 1                 ;
; state.STATE_WRITE     ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 1                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_WRITE_ACK ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 1                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_ADDR0     ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 1                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_ADDR1     ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 1                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_ADDR2     ; 0                ; 0                ; 0                ; 0                 ; 1                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_ADDR3     ; 0                ; 0                ; 0                ; 1                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_LEN0      ; 0                ; 0                ; 1                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_LEN1      ; 0                ; 1                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_LEN2      ; 1                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
+-----------------------+------------------+------------------+------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+-------------------+----------------------+------------------+------------------+-------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon_usb:usb|gen_usart:myUsart|transmit_state                    ;
+---------------------------+---------------------------+---------------------------+---------------------------+
; Name                      ; transmit_state.STATE_STOP ; transmit_state.STATE_BITS ; transmit_state.STATE_IDLE ;
+---------------------------+---------------------------+---------------------------+---------------------------+
; transmit_state.STATE_IDLE ; 0                         ; 0                         ; 0                         ;
; transmit_state.STATE_BITS ; 0                         ; 1                         ; 1                         ;
; transmit_state.STATE_STOP ; 1                         ; 0                         ; 1                         ;
+---------------------------+---------------------------+---------------------------+---------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon_usb:usb|gen_usart:myUsart|receive_state                 ;
+--------------------------+--------------------------+--------------------------+--------------------------+
; Name                     ; receive_state.STATE_STOP ; receive_state.STATE_BITS ; receive_state.STATE_IDLE ;
+--------------------------+--------------------------+--------------------------+--------------------------+
; receive_state.STATE_IDLE ; 0                        ; 0                        ; 0                        ;
; receive_state.STATE_BITS ; 0                        ; 1                        ; 1                        ;
; receive_state.STATE_STOP ; 1                        ; 0                        ; 1                        ;
+--------------------------+--------------------------+--------------------------+--------------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[3].dec_pop_down ; insns[3].dec_insn_fetch ; insns[3].dec_storeb ; insns[3].dec_break ; insns[3].dec_sub ; insns[3].dec_call_pc_rel ; insns[3].dec_call ; insns[3].dec_push_sp_add ; insns[3].dec_u_less_than ; insns[3].dec_u_less_than_or_equal ; insns[3].dec_lshr ; insns[3].dec_less_than_or_equal ; insns[3].dec_less_than ; insns[3].dec_mult ; insns[3].dec_loadb ; insns[3].dec_eq ; insns[3].dec_neq_branch ; insns[3].dec_pop_sp ; insns[3].dec_flip ; insns[3].dec_not ; insns[3].dec_pop_pc_rel ; insns[3].dec_pop_pc ; insns[3].dec_push_sp ; insns[3].dec_load ; insns[3].dec_emulate ; insns[3].dec_store_sp ; insns[3].dec_load_sp ; insns[3].dec_im ; insns[3].dec_nop ; insns[3].dec_shift ; insns[3].dec_add_sp ; insns[3].dec_store ; insns[3].dec_and ; insns[3].dec_or ; insns[3].dec_add ; insns[3].dec_pop ; insns[3].dec_dup_stk_b ; insns[3].dec_dup ; insns[3].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[3].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[3].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[3].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[3].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[2].dec_pop_down ; insns[2].dec_insn_fetch ; insns[2].dec_storeb ; insns[2].dec_break ; insns[2].dec_sub ; insns[2].dec_call_pc_rel ; insns[2].dec_call ; insns[2].dec_push_sp_add ; insns[2].dec_u_less_than ; insns[2].dec_u_less_than_or_equal ; insns[2].dec_lshr ; insns[2].dec_less_than_or_equal ; insns[2].dec_less_than ; insns[2].dec_mult ; insns[2].dec_loadb ; insns[2].dec_eq ; insns[2].dec_neq_branch ; insns[2].dec_pop_sp ; insns[2].dec_flip ; insns[2].dec_not ; insns[2].dec_pop_pc_rel ; insns[2].dec_pop_pc ; insns[2].dec_push_sp ; insns[2].dec_load ; insns[2].dec_emulate ; insns[2].dec_store_sp ; insns[2].dec_load_sp ; insns[2].dec_im ; insns[2].dec_nop ; insns[2].dec_shift ; insns[2].dec_add_sp ; insns[2].dec_store ; insns[2].dec_and ; insns[2].dec_or ; insns[2].dec_add ; insns[2].dec_pop ; insns[2].dec_dup_stk_b ; insns[2].dec_dup ; insns[2].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[2].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[2].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[2].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[2].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[1].dec_pop_down ; insns[1].dec_insn_fetch ; insns[1].dec_storeb ; insns[1].dec_break ; insns[1].dec_sub ; insns[1].dec_call_pc_rel ; insns[1].dec_call ; insns[1].dec_push_sp_add ; insns[1].dec_u_less_than ; insns[1].dec_u_less_than_or_equal ; insns[1].dec_lshr ; insns[1].dec_less_than_or_equal ; insns[1].dec_less_than ; insns[1].dec_mult ; insns[1].dec_loadb ; insns[1].dec_eq ; insns[1].dec_neq_branch ; insns[1].dec_pop_sp ; insns[1].dec_flip ; insns[1].dec_not ; insns[1].dec_pop_pc_rel ; insns[1].dec_pop_pc ; insns[1].dec_push_sp ; insns[1].dec_load ; insns[1].dec_emulate ; insns[1].dec_store_sp ; insns[1].dec_load_sp ; insns[1].dec_im ; insns[1].dec_nop ; insns[1].dec_shift ; insns[1].dec_add_sp ; insns[1].dec_store ; insns[1].dec_and ; insns[1].dec_or ; insns[1].dec_add ; insns[1].dec_pop ; insns[1].dec_dup_stk_b ; insns[1].dec_dup ; insns[1].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[1].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[1].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[1].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[1].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[0].dec_pop_down ; insns[0].dec_insn_fetch ; insns[0].dec_storeb ; insns[0].dec_break ; insns[0].dec_sub ; insns[0].dec_call_pc_rel ; insns[0].dec_call ; insns[0].dec_push_sp_add ; insns[0].dec_u_less_than ; insns[0].dec_u_less_than_or_equal ; insns[0].dec_lshr ; insns[0].dec_less_than_or_equal ; insns[0].dec_less_than ; insns[0].dec_mult ; insns[0].dec_loadb ; insns[0].dec_eq ; insns[0].dec_neq_branch ; insns[0].dec_pop_sp ; insns[0].dec_flip ; insns[0].dec_not ; insns[0].dec_pop_pc_rel ; insns[0].dec_pop_pc ; insns[0].dec_push_sp ; insns[0].dec_load ; insns[0].dec_emulate ; insns[0].dec_store_sp ; insns[0].dec_load_sp ; insns[0].dec_im ; insns[0].dec_nop ; insns[0].dec_shift ; insns[0].dec_add_sp ; insns[0].dec_store ; insns[0].dec_and ; insns[0].dec_or ; insns[0].dec_add ; insns[0].dec_pop ; insns[0].dec_dup_stk_b ; insns[0].dec_dup ; insns[0].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[0].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[0].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[0].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[0].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------+-------------------+---------------------+-----------------+----------------+--------------+----------------------+---------------+----------------------+----------------------+-------------------------------+---------------+-----------------------------+--------------------+---------------+----------------+-------------+---------------------+-----------------+---------------+--------------+---------------------+-----------------+------------------+---------------+------------------+-------------------+------------------+-------------+--------------+----------------+-----------------+----------------+--------------+-------------+--------------+--------------+--------------------+--------------+------------------+
; Name                          ; insn.dec_pop_down ; insn.dec_insn_fetch ; insn.dec_storeb ; insn.dec_break ; insn.dec_sub ; insn.dec_call_pc_rel ; insn.dec_call ; insn.dec_push_sp_add ; insn.dec_u_less_than ; insn.dec_u_less_than_or_equal ; insn.dec_lshr ; insn.dec_less_than_or_equal ; insn.dec_less_than ; insn.dec_mult ; insn.dec_loadb ; insn.dec_eq ; insn.dec_neq_branch ; insn.dec_pop_sp ; insn.dec_flip ; insn.dec_not ; insn.dec_pop_pc_rel ; insn.dec_pop_pc ; insn.dec_push_sp ; insn.dec_load ; insn.dec_emulate ; insn.dec_store_sp ; insn.dec_load_sp ; insn.dec_im ; insn.dec_nop ; insn.dec_shift ; insn.dec_add_sp ; insn.dec_store ; insn.dec_and ; insn.dec_or ; insn.dec_add ; insn.dec_pop ; insn.dec_dup_stk_b ; insn.dec_dup ; insn.dec_add_top ;
+-------------------------------+-------------------+---------------------+-----------------+----------------+--------------+----------------------+---------------+----------------------+----------------------+-------------------------------+---------------+-----------------------------+--------------------+---------------+----------------+-------------+---------------------+-----------------+---------------+--------------+---------------------+-----------------+------------------+---------------+------------------+-------------------+------------------+-------------+--------------+----------------+-----------------+----------------+--------------+-------------+--------------+--------------+--------------------+--------------+------------------+
; insn.dec_add_top              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 0                ;
; insn.dec_dup                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 1            ; 1                ;
; insn.dec_dup_stk_b            ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 1                  ; 0            ; 1                ;
; insn.dec_pop                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 1            ; 0                  ; 0            ; 1                ;
; insn.dec_add                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 1            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_or                   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 1           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_and                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 1            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_store                ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 1              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_add_sp               ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 1               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_shift                ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 1              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_nop                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 1            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_im                   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 1           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_load_sp              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 1                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_store_sp             ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 1                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_emulate              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 1                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_load                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 1             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_push_sp              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 1                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_pc               ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 1               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_pc_rel           ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 1                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_not                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 1            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_flip                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 1             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_sp               ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 1               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_neq_branch           ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 1                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_eq                   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 1           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_loadb                ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 1              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_mult                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 1             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_less_than            ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 1                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_less_than_or_equal   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 1                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_lshr                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 1             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_u_less_than_or_equal ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 1                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_u_less_than          ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 1                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_push_sp_add          ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 1                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_call                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 1             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_call_pc_rel          ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 1                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_sub                  ; 0                 ; 0                   ; 0               ; 0              ; 1            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_break                ; 0                 ; 0                   ; 0               ; 1              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_storeb               ; 0                 ; 0                   ; 1               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_insn_fetch           ; 0                 ; 1                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_down             ; 1                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
+-------------------------------+-------------------+---------------------+-----------------+----------------+--------------+----------------------+---------------+----------------------+----------------------+-------------------------------+---------------+-----------------------------+--------------------+---------------+----------------+-------------+---------------------+-----------------+---------------+--------------+---------------------+-----------------+------------------+---------------+------------------+-------------------+------------------+-------------+--------------+----------------+-----------------+----------------+--------------+-------------+--------------+--------------+--------------------+--------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+---------------+------------------------+-------------------------+----------------+----------------+----------------+----------------+-----------------+------------------+------------------+--------------------+----------------+------------------+-----------------+------------------+----------------+------------------+-------------------+-------------------+-----------------+-----------------+
; Name                    ; state.st_idle ; state.st_binary_op_res ; state.st_binary_op_res2 ; state.st_mult4 ; state.st_mult5 ; state.st_mult3 ; state.st_mult2 ; state.st_loadb2 ; state.st_resync3 ; state.st_resync2 ; state.st_store_sp2 ; state.st_load2 ; state.st_decode2 ; state.st_decode ; state.st_execute ; state.st_fetch ; state.st_add_sp2 ; state.st_load_sp3 ; state.st_load_sp2 ; state.st_popped ; state.st_resync ;
+-------------------------+---------------+------------------------+-------------------------+----------------+----------------+----------------+----------------+-----------------+------------------+------------------+--------------------+----------------+------------------+-----------------+------------------+----------------+------------------+-------------------+-------------------+-----------------+-----------------+
; state.st_resync         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 0               ;
; state.st_popped         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 1               ; 1               ;
; state.st_load_sp2       ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 1                 ; 0               ; 1               ;
; state.st_load_sp3       ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 1                 ; 0                 ; 0               ; 1               ;
; state.st_add_sp2        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 1                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_fetch          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 1              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_execute        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 1                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_decode         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 1               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_decode2        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 1                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_load2          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 1              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_store_sp2      ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 1                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_resync2        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 1                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_resync3        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 1                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_loadb2         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 1               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult2          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 1              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult3          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 1              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult5          ; 0             ; 0                      ; 0                       ; 0              ; 1              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult4          ; 0             ; 0                      ; 0                       ; 1              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_binary_op_res2 ; 0             ; 0                      ; 1                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_binary_op_res  ; 0             ; 1                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_idle           ; 1             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
+-------------------------+---------------+------------------------+-------------------------+----------------+----------------+----------------+----------------+-----------------+------------------+------------------+--------------------+----------------+------------------+-----------------+------------------+----------------+------------------+-------------------+-------------------+-----------------+-----------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[3].dec_pop_down ; \opcode_control:tinsns[3].dec_insn_fetch ; \opcode_control:tinsns[3].dec_storeb ; \opcode_control:tinsns[3].dec_break ; \opcode_control:tinsns[3].dec_sub ; \opcode_control:tinsns[3].dec_call_pc_rel ; \opcode_control:tinsns[3].dec_call ; \opcode_control:tinsns[3].dec_push_sp_add ; \opcode_control:tinsns[3].dec_u_less_than ; \opcode_control:tinsns[3].dec_u_less_than_or_equal ; \opcode_control:tinsns[3].dec_lshr ; \opcode_control:tinsns[3].dec_less_than_or_equal ; \opcode_control:tinsns[3].dec_less_than ; \opcode_control:tinsns[3].dec_mult ; \opcode_control:tinsns[3].dec_loadb ; \opcode_control:tinsns[3].dec_eq ; \opcode_control:tinsns[3].dec_neq_branch ; \opcode_control:tinsns[3].dec_pop_sp ; \opcode_control:tinsns[3].dec_flip ; \opcode_control:tinsns[3].dec_not ; \opcode_control:tinsns[3].dec_pop_pc_rel ; \opcode_control:tinsns[3].dec_pop_pc ; \opcode_control:tinsns[3].dec_push_sp ; \opcode_control:tinsns[3].dec_load ; \opcode_control:tinsns[3].dec_emulate ; \opcode_control:tinsns[3].dec_store_sp ; \opcode_control:tinsns[3].dec_load_sp ; \opcode_control:tinsns[3].dec_im ; \opcode_control:tinsns[3].dec_nop ; \opcode_control:tinsns[3].dec_shift ; \opcode_control:tinsns[3].dec_add_sp ; \opcode_control:tinsns[3].dec_store ; \opcode_control:tinsns[3].dec_and ; \opcode_control:tinsns[3].dec_or ; \opcode_control:tinsns[3].dec_add ; \opcode_control:tinsns[3].dec_pop ; \opcode_control:tinsns[3].dec_dup_stk_b ; \opcode_control:tinsns[3].dec_dup ; \opcode_control:tinsns[3].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[3].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[3].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[2].dec_pop_down ; \opcode_control:tinsns[2].dec_insn_fetch ; \opcode_control:tinsns[2].dec_storeb ; \opcode_control:tinsns[2].dec_break ; \opcode_control:tinsns[2].dec_sub ; \opcode_control:tinsns[2].dec_call_pc_rel ; \opcode_control:tinsns[2].dec_call ; \opcode_control:tinsns[2].dec_push_sp_add ; \opcode_control:tinsns[2].dec_u_less_than ; \opcode_control:tinsns[2].dec_u_less_than_or_equal ; \opcode_control:tinsns[2].dec_lshr ; \opcode_control:tinsns[2].dec_less_than_or_equal ; \opcode_control:tinsns[2].dec_less_than ; \opcode_control:tinsns[2].dec_mult ; \opcode_control:tinsns[2].dec_loadb ; \opcode_control:tinsns[2].dec_eq ; \opcode_control:tinsns[2].dec_neq_branch ; \opcode_control:tinsns[2].dec_pop_sp ; \opcode_control:tinsns[2].dec_flip ; \opcode_control:tinsns[2].dec_not ; \opcode_control:tinsns[2].dec_pop_pc_rel ; \opcode_control:tinsns[2].dec_pop_pc ; \opcode_control:tinsns[2].dec_push_sp ; \opcode_control:tinsns[2].dec_load ; \opcode_control:tinsns[2].dec_emulate ; \opcode_control:tinsns[2].dec_store_sp ; \opcode_control:tinsns[2].dec_load_sp ; \opcode_control:tinsns[2].dec_im ; \opcode_control:tinsns[2].dec_nop ; \opcode_control:tinsns[2].dec_shift ; \opcode_control:tinsns[2].dec_add_sp ; \opcode_control:tinsns[2].dec_store ; \opcode_control:tinsns[2].dec_and ; \opcode_control:tinsns[2].dec_or ; \opcode_control:tinsns[2].dec_add ; \opcode_control:tinsns[2].dec_pop ; \opcode_control:tinsns[2].dec_dup_stk_b ; \opcode_control:tinsns[2].dec_dup ; \opcode_control:tinsns[2].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[2].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[2].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[1].dec_pop_down ; \opcode_control:tinsns[1].dec_insn_fetch ; \opcode_control:tinsns[1].dec_storeb ; \opcode_control:tinsns[1].dec_break ; \opcode_control:tinsns[1].dec_sub ; \opcode_control:tinsns[1].dec_call_pc_rel ; \opcode_control:tinsns[1].dec_call ; \opcode_control:tinsns[1].dec_push_sp_add ; \opcode_control:tinsns[1].dec_u_less_than ; \opcode_control:tinsns[1].dec_u_less_than_or_equal ; \opcode_control:tinsns[1].dec_lshr ; \opcode_control:tinsns[1].dec_less_than_or_equal ; \opcode_control:tinsns[1].dec_less_than ; \opcode_control:tinsns[1].dec_mult ; \opcode_control:tinsns[1].dec_loadb ; \opcode_control:tinsns[1].dec_eq ; \opcode_control:tinsns[1].dec_neq_branch ; \opcode_control:tinsns[1].dec_pop_sp ; \opcode_control:tinsns[1].dec_flip ; \opcode_control:tinsns[1].dec_not ; \opcode_control:tinsns[1].dec_pop_pc_rel ; \opcode_control:tinsns[1].dec_pop_pc ; \opcode_control:tinsns[1].dec_push_sp ; \opcode_control:tinsns[1].dec_load ; \opcode_control:tinsns[1].dec_emulate ; \opcode_control:tinsns[1].dec_store_sp ; \opcode_control:tinsns[1].dec_load_sp ; \opcode_control:tinsns[1].dec_im ; \opcode_control:tinsns[1].dec_nop ; \opcode_control:tinsns[1].dec_shift ; \opcode_control:tinsns[1].dec_add_sp ; \opcode_control:tinsns[1].dec_store ; \opcode_control:tinsns[1].dec_and ; \opcode_control:tinsns[1].dec_or ; \opcode_control:tinsns[1].dec_add ; \opcode_control:tinsns[1].dec_pop ; \opcode_control:tinsns[1].dec_dup_stk_b ; \opcode_control:tinsns[1].dec_dup ; \opcode_control:tinsns[1].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[1].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[1].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[0].dec_pop_down ; \opcode_control:tinsns[0].dec_insn_fetch ; \opcode_control:tinsns[0].dec_storeb ; \opcode_control:tinsns[0].dec_break ; \opcode_control:tinsns[0].dec_sub ; \opcode_control:tinsns[0].dec_call_pc_rel ; \opcode_control:tinsns[0].dec_call ; \opcode_control:tinsns[0].dec_push_sp_add ; \opcode_control:tinsns[0].dec_u_less_than ; \opcode_control:tinsns[0].dec_u_less_than_or_equal ; \opcode_control:tinsns[0].dec_lshr ; \opcode_control:tinsns[0].dec_less_than_or_equal ; \opcode_control:tinsns[0].dec_less_than ; \opcode_control:tinsns[0].dec_mult ; \opcode_control:tinsns[0].dec_loadb ; \opcode_control:tinsns[0].dec_eq ; \opcode_control:tinsns[0].dec_neq_branch ; \opcode_control:tinsns[0].dec_pop_sp ; \opcode_control:tinsns[0].dec_flip ; \opcode_control:tinsns[0].dec_not ; \opcode_control:tinsns[0].dec_pop_pc_rel ; \opcode_control:tinsns[0].dec_pop_pc ; \opcode_control:tinsns[0].dec_push_sp ; \opcode_control:tinsns[0].dec_load ; \opcode_control:tinsns[0].dec_emulate ; \opcode_control:tinsns[0].dec_store_sp ; \opcode_control:tinsns[0].dec_load_sp ; \opcode_control:tinsns[0].dec_im ; \opcode_control:tinsns[0].dec_nop ; \opcode_control:tinsns[0].dec_shift ; \opcode_control:tinsns[0].dec_add_sp ; \opcode_control:tinsns[0].dec_store ; \opcode_control:tinsns[0].dec_and ; \opcode_control:tinsns[0].dec_or ; \opcode_control:tinsns[0].dec_add ; \opcode_control:tinsns[0].dec_pop ; \opcode_control:tinsns[0].dec_dup_stk_b ; \opcode_control:tinsns[0].dec_dup ; \opcode_control:tinsns[0].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[0].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[0].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------+---------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+----------------------------------+------------------------------------------+-----------------------------------+------------------------------------------+------------------------------------------+---------------------------------------------------+-----------------------------------+-------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+---------------------------------+-----------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------------+-------------------------------------+--------------------------------------+-----------------------------------+--------------------------------------+---------------------------------------+--------------------------------------+---------------------------------+----------------------------------+------------------------------------+-------------------------------------+------------------------------------+----------------------------------+---------------------------------+----------------------------------+----------------------------------+----------------------------------------+----------------------------------+--------------------------------------+
; Name                                              ; \opcode_control:tdecoded.dec_pop_down ; \opcode_control:tdecoded.dec_insn_fetch ; \opcode_control:tdecoded.dec_storeb ; \opcode_control:tdecoded.dec_break ; \opcode_control:tdecoded.dec_sub ; \opcode_control:tdecoded.dec_call_pc_rel ; \opcode_control:tdecoded.dec_call ; \opcode_control:tdecoded.dec_push_sp_add ; \opcode_control:tdecoded.dec_u_less_than ; \opcode_control:tdecoded.dec_u_less_than_or_equal ; \opcode_control:tdecoded.dec_lshr ; \opcode_control:tdecoded.dec_less_than_or_equal ; \opcode_control:tdecoded.dec_less_than ; \opcode_control:tdecoded.dec_mult ; \opcode_control:tdecoded.dec_loadb ; \opcode_control:tdecoded.dec_eq ; \opcode_control:tdecoded.dec_neq_branch ; \opcode_control:tdecoded.dec_pop_sp ; \opcode_control:tdecoded.dec_flip ; \opcode_control:tdecoded.dec_not ; \opcode_control:tdecoded.dec_pop_pc_rel ; \opcode_control:tdecoded.dec_pop_pc ; \opcode_control:tdecoded.dec_push_sp ; \opcode_control:tdecoded.dec_load ; \opcode_control:tdecoded.dec_emulate ; \opcode_control:tdecoded.dec_store_sp ; \opcode_control:tdecoded.dec_load_sp ; \opcode_control:tdecoded.dec_im ; \opcode_control:tdecoded.dec_nop ; \opcode_control:tdecoded.dec_shift ; \opcode_control:tdecoded.dec_add_sp ; \opcode_control:tdecoded.dec_store ; \opcode_control:tdecoded.dec_and ; \opcode_control:tdecoded.dec_or ; \opcode_control:tdecoded.dec_add ; \opcode_control:tdecoded.dec_pop ; \opcode_control:tdecoded.dec_dup_stk_b ; \opcode_control:tdecoded.dec_dup ; \opcode_control:tdecoded.dec_add_top ;
+---------------------------------------------------+---------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+----------------------------------+------------------------------------------+-----------------------------------+------------------------------------------+------------------------------------------+---------------------------------------------------+-----------------------------------+-------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+---------------------------------+-----------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------------+-------------------------------------+--------------------------------------+-----------------------------------+--------------------------------------+---------------------------------------+--------------------------------------+---------------------------------+----------------------------------+------------------------------------+-------------------------------------+------------------------------------+----------------------------------+---------------------------------+----------------------------------+----------------------------------+----------------------------------------+----------------------------------+--------------------------------------+
; \opcode_control:tdecoded.dec_add_top              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 0                                    ;
; \opcode_control:tdecoded.dec_dup                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 1                                ; 1                                    ;
; \opcode_control:tdecoded.dec_dup_stk_b            ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 1                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 1                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_add                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 1                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_or                   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 1                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_and                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 1                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_store                ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 1                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_add_sp               ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 1                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_shift                ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 1                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_nop                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 1                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_im                   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 1                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_load_sp              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 1                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_store_sp             ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 1                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_emulate              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 1                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_load                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 1                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_push_sp              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 1                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_pc               ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 1                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_pc_rel           ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 1                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_not                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 1                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_flip                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 1                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_sp               ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 1                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_neq_branch           ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 1                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_eq                   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 1                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_loadb                ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 1                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_mult                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 1                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_less_than            ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 1                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_less_than_or_equal   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 1                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_lshr                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 1                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_u_less_than_or_equal ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 1                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_u_less_than          ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 1                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_push_sp_add          ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 1                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_call                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 1                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_call_pc_rel          ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 1                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_sub                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 1                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_break                ; 0                                     ; 0                                       ; 0                                   ; 1                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_storeb               ; 0                                     ; 0                                       ; 1                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_insn_fetch           ; 0                                     ; 1                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_down             ; 1                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
+---------------------------------------------------+---------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+----------------------------------+------------------------------------------+-----------------------------------+------------------------------------------+------------------------------------------+---------------------------------------------------+-----------------------------------+-------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+---------------------------------+-----------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------------+-------------------------------------+--------------------------------------+-----------------------------------+--------------------------------------+---------------------------------------+--------------------------------------+---------------------------------+----------------------------------+------------------------------------+-------------------------------------+------------------------------------+----------------------------------+---------------------------------+----------------------------------+----------------------------------+----------------------------------------+----------------------------------+--------------------------------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon_cdtv_remote:myIr|state                                                                             ;
+-------------------------+------------------+-----------------+-------------------+-------------------------+----------------------+------------------+
; Name                    ; state.STATE_HIGH ; state.STATE_LOW ; state.STATE_START ; state.STATE_WAIT_REPEAT ; state.STATE_END_CODE ; state.STATE_IDLE ;
+-------------------------+------------------+-----------------+-------------------+-------------------------+----------------------+------------------+
; state.STATE_IDLE        ; 0                ; 0               ; 0                 ; 0                       ; 0                    ; 0                ;
; state.STATE_END_CODE    ; 0                ; 0               ; 0                 ; 0                       ; 1                    ; 1                ;
; state.STATE_WAIT_REPEAT ; 0                ; 0               ; 0                 ; 1                       ; 0                    ; 1                ;
; state.STATE_START       ; 0                ; 0               ; 1                 ; 0                       ; 0                    ; 1                ;
; state.STATE_LOW         ; 0                ; 1               ; 0                 ; 0                       ; 0                    ; 1                ;
; state.STATE_HIGH        ; 1                ; 0               ; 0                 ; 0                       ; 0                    ; 1                ;
+-------------------------+------------------+-----------------+-------------------+-------------------------+----------------------+------------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon_io:chameleon_io|mux_state                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+-----------------------+-------------------+---------------------+--------------------+-----------------------+-----------------------+-----------------------+---------------------+---------------------+----------------------+--------------------+---------------------+-------------------+-------------------+--------------------+--------------------+--------------------+--------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+
; Name                  ; mux_state.MUX_D1RD_2 ; mux_state.MUX_D0RD_2 ; mux_state.MUX_D1RD_1 ; mux_state.MUX_D0RD_1 ; mux_state.MUX_D1WR_2 ; mux_state.MUX_D0WR_2 ; mux_state.MUX_D1WR_1 ; mux_state.MUX_D0WR_1 ; mux_state.MUX_D1WR ; mux_state.MUX_D0WR ; mux_state.MUX_A3 ; mux_state.MUX_A2 ; mux_state.MUX_A1 ; mux_state.MUX_A0 ; mux_state.MUX_CLKPORT ; mux_state.MUX_BUS ; mux_state.MUX_WAIT1 ; mux_state.MUX_END0 ; mux_state.MUX_ULTIMAX ; mux_state.MUX_NMIIRQ2 ; mux_state.MUX_NMIIRQ1 ; mux_state.MUX_D1VIC ; mux_state.MUX_D0VIC ; mux_state.MUX_BUSVIC ; mux_state.MUX_A3_C ; mux_state.MUX_WAIT0 ; mux_state.MUX_LED ; mux_state.MUX_PS2 ; mux_state.MUX_IEC4 ; mux_state.MUX_IEC3 ; mux_state.MUX_IEC2 ; mux_state.MUX_IEC1 ; mux_state.MUX_MMC7H ; mux_state.MUX_MMC7L ; mux_state.MUX_MMC6H ; mux_state.MUX_MMC6L ; mux_state.MUX_MMC5H ; mux_state.MUX_MMC5L ; mux_state.MUX_MMC4H ; mux_state.MUX_MMC4L ; mux_state.MUX_MMC3H ; mux_state.MUX_MMC3L ; mux_state.MUX_MMC2H ; mux_state.MUX_MMC2L ; mux_state.MUX_MMC1H ; mux_state.MUX_MMC1L ; mux_state.MUX_MMC0H ; mux_state.MUX_MMC0L ; mux_state.MUX_RESET ;
+-----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+-----------------------+-------------------+---------------------+--------------------+-----------------------+-----------------------+-----------------------+---------------------+---------------------+----------------------+--------------------+---------------------+-------------------+-------------------+--------------------+--------------------+--------------------+--------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+
; mux_state.MUX_RESET   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ;
; mux_state.MUX_MMC0L   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 1                   ;
; mux_state.MUX_MMC0H   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC1L   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC1H   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC2L   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC2H   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC3L   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC3H   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC4L   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC4H   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC5L   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC5H   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC6L   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC6H   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC7L   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_MMC7H   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_IEC1    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 1                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_IEC2    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 1                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_IEC3    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 1                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_IEC4    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 1                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_PS2     ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 1                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_LED     ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 1                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_WAIT0   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 1                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_A3_C    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 1                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_BUSVIC  ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 1                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_D0VIC   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 1                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_D1VIC   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 1                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_NMIIRQ1 ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 1                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_NMIIRQ2 ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 1                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_ULTIMAX ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 1                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_END0    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 1                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_WAIT1   ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 1                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_BUS     ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 1                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_CLKPORT ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 1                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_A0      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 1                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_A1      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 1                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_A2      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 1                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_A3      ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 1                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_D0WR    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 1                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_D1WR    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 1                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_D0WR_1  ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 1                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_D1WR_1  ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 1                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_D0WR_2  ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 1                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_D1WR_2  ; 0                    ; 0                    ; 0                    ; 0                    ; 1                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_D0RD_1  ; 0                    ; 0                    ; 0                    ; 1                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_D1RD_1  ; 0                    ; 0                    ; 1                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_D0RD_2  ; 0                    ; 1                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
; mux_state.MUX_D1RD_2  ; 1                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                     ; 0                 ; 0                   ; 0                  ; 0                     ; 0                     ; 0                     ; 0                   ; 0                   ; 0                    ; 0                  ; 0                   ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ;
+-----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+----------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+-----------------------+-------------------+---------------------+--------------------+-----------------------+-----------------------+-----------------------+---------------------+---------------------+----------------------+--------------------+---------------------+-------------------+-------------------+--------------------+--------------------+--------------------+--------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+---------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|state                                                                                                                                                                                                   ;
+------------------------+-------------------+------------------+------------------+------------------+-----------------+-----------------+-----------------+----------------+---------------+-------------------+-------------------+-------------------+------------------------+------------------------+------------------+
; Name                   ; state.STORE_JOY34 ; state.READ_JOY34 ; state.STORE_JOY2 ; state.STORE_JOY1 ; state.READ_JOY1 ; state.SET_NOCOL ; state.STORE_ROW ; state.READ_ROW ; state.SET_COL ; state.INIT_CIA2_B ; state.INIT_CIA1_B ; state.INIT_CIA1_A ; state.INIT_DISABLE_MOB ; state.INIT_DISABLE_VIC ; state.INIT_RESET ;
+------------------------+-------------------+------------------+------------------+------------------+-----------------+-----------------+-----------------+----------------+---------------+-------------------+-------------------+-------------------+------------------------+------------------------+------------------+
; state.INIT_RESET       ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 0                ;
; state.INIT_DISABLE_VIC ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 1                      ; 1                ;
; state.INIT_DISABLE_MOB ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 1                      ; 0                      ; 1                ;
; state.INIT_CIA1_A      ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 1                 ; 0                      ; 0                      ; 1                ;
; state.INIT_CIA1_B      ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0              ; 0             ; 0                 ; 1                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.INIT_CIA2_B      ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0              ; 0             ; 1                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.SET_COL          ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0              ; 1             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.READ_ROW         ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 1              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.STORE_ROW        ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0               ; 1               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.SET_NOCOL        ; 0                 ; 0                ; 0                ; 0                ; 0               ; 1               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.READ_JOY1        ; 0                 ; 0                ; 0                ; 0                ; 1               ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.STORE_JOY1       ; 0                 ; 0                ; 0                ; 1                ; 0               ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.STORE_JOY2       ; 0                 ; 0                ; 1                ; 0                ; 0               ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.READ_JOY34       ; 0                 ; 1                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.STORE_JOY34      ; 1                 ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
+------------------------+-------------------+------------------+------------------+------------------+-----------------+-----------------+-----------------+----------------+---------------+-------------------+-------------------+-------------------+------------------------+------------------------+------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------+----------------------+-----------------------+-------------------------+-------------------------+-------------------------+-------------------------+------------------------+---------------------------+----------------------+------------------------+-----------------------+--------------------------+-----------------------------+------------------------------+---------------------------+------------------------------+--------------------+-------------------------+--------------------+
; Name                         ; theCpuCycle.cycleEnd ; theCpuCycle.cycleJump ; theCpuCycle.cycleStack4 ; theCpuCycle.cycleStack3 ; theCpuCycle.cycleStack2 ; theCpuCycle.cycleStack1 ; theCpuCycle.cycleWrite ; theCpuCycle.cyclePreWrite ; theCpuCycle.cycleRmw ; theCpuCycle.cycleRead2 ; theCpuCycle.cycleRead ; theCpuCycle.cyclePreRead ; theCpuCycle.cycleBranchPage ; theCpuCycle.cycleBranchTaken ; theCpuCycle.cycleIndirect ; theCpuCycle.cyclePreIndirect ; theCpuCycle.cycle3 ; theCpuCycle.opcodeFetch ; theCpuCycle.cycle2 ;
+------------------------------+----------------------+-----------------------+-------------------------+-------------------------+-------------------------+-------------------------+------------------------+---------------------------+----------------------+------------------------+-----------------------+--------------------------+-----------------------------+------------------------------+---------------------------+------------------------------+--------------------+-------------------------+--------------------+
; theCpuCycle.cycle2           ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 0                  ;
; theCpuCycle.opcodeFetch      ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 1                       ; 1                  ;
; theCpuCycle.cycle3           ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 1                  ; 0                       ; 1                  ;
; theCpuCycle.cyclePreIndirect ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 1                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleIndirect    ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 1                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleBranchTaken ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 1                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleBranchPage  ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 1                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cyclePreRead     ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 1                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleRead        ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 1                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleRead2       ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 1                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleRmw         ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 1                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cyclePreWrite    ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 1                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleWrite       ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 1                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack1      ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 1                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack2      ; 0                    ; 0                     ; 0                       ; 0                       ; 1                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack3      ; 0                    ; 0                     ; 0                       ; 1                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack4      ; 0                    ; 0                     ; 1                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleJump        ; 0                    ; 1                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleEnd         ; 1                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
+------------------------------+----------------------+-----------------------+-------------------------+-------------------------+-------------------------+-------------------------+------------------------+---------------------------+----------------------+------------------------+-----------------------+--------------------------+-----------------------------+------------------------------+---------------------------+------------------------------+--------------------+-------------------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                                    ; Reason for Removal                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[2]                               ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[2]                               ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|short_write_r                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|a[3,5..7,9]                                                          ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|a[12]                                                                ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|a[13]                                                                ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|a[14,15]                                                             ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[0]                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[1]                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[2]                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[3]                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[2]                 ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[2]                 ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[2]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[2]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[2]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|nmist_reg[5]                                                ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|halt_dly                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|so_reg                               ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[1]                               ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[1]                               ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[1]                 ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[1]                 ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[1]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[1]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[1]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[0]                               ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[0]                               ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[0]                 ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[0]                 ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[0]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[0]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[0]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|control_pressed_reg        ; Lost fanout                                                                                                                                                   ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|csync_reg                                                     ; Lost fanout                                                                                                                                                   ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay|shift_reg[0..14]                       ; Lost fanout                                                                                                                                                   ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theOpcode[0..4]                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|mosi~en                                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[0..3,5,6]                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[1..3,5,6,8..30]                                                         ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[4]                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; reset_short_reg                                                                                                                                  ; Merged with chameleon_reset_n_reg[1]                                                                                                                          ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|allpot_reg[0..6]                                                          ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|allpot_reg[7]                                                              ;
; chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|a[10,11]                                                             ; Merged with chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|a[4]                                                                  ;
; hq_dac:dac_left|r_data_fwd_p1[0]                                                                                                                 ; Merged with hq_dac:dac_right|r_data_fwd_p1[0]                                                                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[0]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[3]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[0]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[2]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[0]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[1]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[1]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[3]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[1]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[2]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[2]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[3]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[4..6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[7]                                         ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[0..2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[3]                                         ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[2][1]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[3][1]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[2][0]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[3][0]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[1][1]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[2][1]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[1][0]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[2][0]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[0][1]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[1][1]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[0][0]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[1][0]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|allpot_reg[4..6]                                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|allpot_reg[7]                                                ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|cycle_delay_reg             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[8]                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_control_reg[4]                                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|cb2_edge_reg                                                     ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|ca2_edge_reg                                                    ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|porta_control_reg[4]                                             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|ca1_edge_reg                                                    ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|porta_control_reg[0]                                             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|cb1_edge_reg                                                    ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_control_reg[0]                                             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|allpot_reg[0..6]                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|allpot_reg[7]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|cycle_delay_reg ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[8]     ;
; chameleon_usb:usb|send_data[2]                                                                                                                   ; Merged with chameleon_usb:usb|send_data[0]                                                                                                                    ;
; chameleon_usb:usb|send_data[3]                                                                                                                   ; Merged with chameleon_usb:usb|send_data[1]                                                                                                                    ;
; chameleon_usb:usb|send_data[6,7]                                                                                                                 ; Merged with chameleon_usb:usb|send_data[4]                                                                                                                    ;
; chameleon_usb:usb|send_data[8]                                                                                                                   ; Merged with chameleon_usb:usb|send_data[5]                                                                                                                    ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[8]                                                                                           ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[5]                                                                                            ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[6,7]                                                                                         ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[4]                                                                                            ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[3]                                                                                           ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[1]                                                                                            ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[2]                                                                                           ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[0]                                                                                            ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_shift[2]                                                                                            ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_shift[0]                                                                                             ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_shift[3]                                                                                            ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_shift[1]                                                                                             ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_shift[6,7]                                                                                          ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_shift[4]                                                                                             ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_shift[8]                                                                                            ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_shift[5]                                                                                             ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[7]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[7]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[6]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[6]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[5]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[5]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[4]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[4]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[3]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[3]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[2]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[2]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[1]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[1]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot1_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot2_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot3_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot4_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot5_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot6_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot7_reg[0]                                                               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot0_reg[0]                                                                ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[1..5]    ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[1..7]    ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0]        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[1]               ; Merged with zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]                ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[1..3]                                                                 ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[0]                                                                     ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CB1_reg                                                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|clock_reg                                       ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|sio_in_reg                                      ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|clock_reg                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|clock_sync_reg                                              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|clock_sync_reg                                   ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|allpot_reg[1..3]                                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|allpot_reg[0]                                                ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[4]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[4]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[4]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[4]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[3]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[3]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[3]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[3]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[2]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[2]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[2]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[2]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[1]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[1]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[1]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[1]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[0]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[0]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[0]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[0]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|enabled_out_reg                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|enabled_out_reg ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|enabled_out_reg                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|enabled_out_reg ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|enabled_out_reg                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|enabled_out_reg ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|enabled_out_reg                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|enabled_out_reg ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[9]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[9]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[9]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[9]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[9]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[9]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[8]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[8]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[8]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[8]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[8]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[8]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[7]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[7]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[7]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[7]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[7]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[7]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[6]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[6]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[6]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[6]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[6]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[6]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[5]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[5]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[5]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[5]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[5]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[5]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[4]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[4]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[4]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[4]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[4]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[4]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[3]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[3]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[3]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[3]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[3]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[3]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[2]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[2]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[2]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[2]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[2]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[2]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[1]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[1]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[1]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[1]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[1]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[1]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[0]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[0]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[0]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[0]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[0]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[0]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|pot_out_reg                                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|pot_out_reg                                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|pot_out_reg                                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|pot_out_reg                                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|pot_out_reg                                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|pot_out_reg                                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[6]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[6]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[6]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[6]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[6]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[6]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[5]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[5]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[5]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[5]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[5]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[5]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[4]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[4]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[4]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[4]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[4]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[4]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[3]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[3]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[3]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[3]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[3]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[3]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[2]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[2]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[2]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[2]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[2]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[2]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[1]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[1]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[1]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[1]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[1]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[1]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[0]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[0]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[0]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[0]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[0]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[0]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|enabled_out_reg                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|enabled_out_reg                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|enabled_out_reg                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|enabled_out_reg                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|enabled_out_reg                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|enabled_out_reg                                 ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|continue                                                                          ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; hq_dac:dac_right|r_data_fwd_p1[0]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|irq_reg                    ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|irqst_reg[6]                                                              ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|keyboard_overrun_reg                                                      ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]       ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0]       ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]               ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; hq_dac:dac_right|r_data_fwd_p1[1]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; hq_dac:dac_left|r_data_fwd_p1[1]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|key_held_reg               ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[31]                                                                     ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|slave[0]                                                                           ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[4]                                                                                         ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[7]                                                                                          ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[0]                                                                    ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|slave[0]                                                                           ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_addr_reg                                                                                             ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|shift_pressed_reg          ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPU_16BIT_WRITE_ENABLE_reg                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_pressed_reg          ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_irq_reg              ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[0..5]           ; Lost fanout                                                                                                                                                   ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|width_16bit_reg                                     ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|irqen_reg[7]                                                              ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|irqst_reg[7]                                                              ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; chameleon_usb:usb|send_data[0]                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[0]                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_shift[0]                                                                                            ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|result_reg[4]                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[7]                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[0]                                                                      ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|slave[0]                                                                           ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[8]                           ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[4]                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_idle                                                                              ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_mult2                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_binary_op_res                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_add_top                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_dup                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_dup_stk_b                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_add                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_or                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_and                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_store                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_add_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_shift                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_nop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_im                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_load_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_store_sp                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_emulate                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_load                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_push_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_pc                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_not                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_flip                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_neq_branch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_eq                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_loadb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_mult                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_less_than                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_less_than_or_equal                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_lshr                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_u_less_than_or_equal                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_u_less_than                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_push_sp_add                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_call                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_call_pc_rel                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_sub                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_break                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_storeb                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_insn_fetch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_down                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_add_top                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_dup                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_dup_stk_b                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_add                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_or                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_and                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_store                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_add_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_shift                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_nop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_im                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_load_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_store_sp                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_emulate                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_load                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_push_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_pc                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_not                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_flip                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_neq_branch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_eq                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_loadb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_mult                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_less_than                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_less_than_or_equal                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_lshr                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_u_less_than_or_equal                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_u_less_than                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_push_sp_add                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_call                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_call_pc_rel                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_sub                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_break                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_storeb                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_insn_fetch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_down                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_add_top                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_dup                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_dup_stk_b                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_add                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_or                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_and                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_store                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_add_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_shift                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_nop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_im                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_load_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_store_sp                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_emulate                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_load                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_push_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_pc                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_not                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_flip                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_neq_branch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_eq                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_loadb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_mult                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_less_than                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_less_than_or_equal                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_lshr                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_u_less_than_or_equal                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_u_less_than                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_push_sp_add                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_call                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_call_pc_rel                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_sub                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_break                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_storeb                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_insn_fetch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_down                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_add_top                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_dup                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_dup_stk_b                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_add                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_or                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_and                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_store                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_add_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_shift                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_nop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_im                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_load_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_store_sp                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_emulate                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_load                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_push_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_pc                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_not                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_flip                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_neq_branch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_eq                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_loadb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_mult                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_less_than                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_less_than_or_equal                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_lshr                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_u_less_than_or_equal                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_u_less_than                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_push_sp_add                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_call                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_call_pc_rel                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_sub                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_break                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_storeb                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_insn_fetch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_down                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_add_top                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_dup                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_dup_stk_b                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_add                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_or                                                            ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_and                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_store                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_add_sp                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_shift                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_nop                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_im                                                            ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_load_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_store_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_emulate                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_load                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_push_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_pc                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_pc_rel                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_not                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_flip                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_sp                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_neq_branch                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_eq                                                            ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_loadb                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_mult                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_less_than                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_less_than_or_equal                                            ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_lshr                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_u_less_than_or_equal                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_u_less_than                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_push_sp_add                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_call                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_call_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_sub                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_break                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_storeb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_insn_fetch                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_down                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_mult3                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_binary_op_res2                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_mult4                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add_sp                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_and                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_break                                                                         ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_call                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_call_pc_rel                                                                   ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_dup                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_dup_stk_b                                                                     ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_emulate                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_eq                                                                            ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_flip                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_im                                                                            ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_less_than                                                                     ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_less_than_or_equal                                                            ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_load                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_load_sp                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_loadb                                                                         ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_lshr                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_mult                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_neq_branch                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_nop                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_not                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_or                                                                            ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_down                                                                      ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_pc                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_pc_rel                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_sp                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_push_sp                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_push_sp_add                                                                   ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_shift                                                                         ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_store                                                                         ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_store_sp                                                                      ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_storeb                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_sub                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_u_less_than                                                                   ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_u_less_than_or_equal                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[1].dec_insn_fetch                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[2].dec_insn_fetch                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[3].dec_insn_fetch                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[0]                                                                                       ; Merged with enable_divider:my10khz|count_reg[0]                                                                                                               ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[0]                                          ; Merged with enable_divider:my10khz|count_reg[0]                                                                                                               ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[1]                                          ; Merged with enable_divider:my10khz|count_reg[1]                                                                                                               ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[1]                                                                                       ; Merged with enable_divider:my10khz|count_reg[1]                                                                                                               ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[2]                                          ; Merged with enable_divider:enable_179_clock_div_zpu_pokey|count_reg[2]                                                                                        ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[3]                                          ; Merged with enable_divider:enable_179_clock_div_zpu_pokey|count_reg[3]                                                                                        ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[4]                                          ; Merged with enable_divider:enable_179_clock_div_zpu_pokey|count_reg[4]                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add_top                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_insn_fetch                                                                     ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer|value_reg[6,7]     ; Lost fanout                                                                                                                                                   ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[0]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[0]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[0]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[0]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[1]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[1]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[1]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[1]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[2]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[2]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[2]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[2]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[3]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[3]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[3]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[3]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[4]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[4]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[4]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[4]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[5]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[5]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[5]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[5]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; Total Number of Removed Registers = 731                                                                                                          ;                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                                ; Reason for Removal        ; Registers Removed due to This Register                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|short_write_r                                                                          ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[6],                                                                                     ;
;                                                                                                                                              ; due to stuck port data_in ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[5],                                                                                     ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[3],                                                                                     ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[2],                                                                                     ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[1],                                                                                     ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[0],                                                                                     ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[6],                                                                  ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[5],                                                                  ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[3],                                                                  ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[2],                                                                  ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[1],                                                                  ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_glue:zpu_and_glue|ZPU_16BIT_WRITE_ENABLE_reg,                                                                                 ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|width_16bit_reg,                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_glue:zpu_and_glue|result_reg[4]                                                                                               ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|control_pressed_reg    ; Lost Fanouts              ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[5],          ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[4],          ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[3],          ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[2],          ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[1],          ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[0]           ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[0]                         ; Stuck at GND              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[1],                         ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[2],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[3],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[4],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[5]                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[0]                         ; Stuck at GND              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[1],                         ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[2],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[3],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[4],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[5]                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[0]                         ; Stuck at GND              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[1],                         ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[2],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[3],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[4],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[5]                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[0]                         ; Stuck at GND              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[1],                         ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[2],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[3],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[4],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[5]                          ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_pressed_reg      ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_irq_reg,          ;
;                                                                                                                                              ; due to stuck port data_in ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|irqen_reg[7],                                                          ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|irqst_reg[7]                                                           ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[2]                           ; Stuck at VCC              ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[1],                           ;
;                                                                                                                                              ; due to stuck port data_in ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[0]                            ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[2]                           ; Stuck at VCC              ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[1],                           ;
;                                                                                                                                              ; due to stuck port data_in ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[0]                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[2]             ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[1],             ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[0]              ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[2]             ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[1],             ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[0]              ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[2] ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[1], ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[0]  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[2] ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[1], ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[0]  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[2] ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[1], ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[0]  ;
; chameleon_usb:usb|send_data[0]                                                                                                               ; Stuck at GND              ; chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[0],                                                                                       ;
;                                                                                                                                              ; due to stuck port data_in ; chameleon_usb:usb|gen_usart:myUsart|transmit_shift[0]                                                                                         ;
; chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|a[5]                                                             ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|mosi~en                                                                        ;
;                                                                                                                                              ; due to stuck port data_in ;                                                                                                                                               ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|csync_reg                                                 ; Lost Fanouts              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay|shift_reg[0]                        ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[30]                                                                 ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|continue                                                                       ;
;                                                                                                                                              ; due to stuck port data_in ;                                                                                                                                               ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|irq_reg                ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|keyboard_overrun_reg                                                   ;
;                                                                                                                                              ; due to stuck port data_in ;                                                                                                                                               ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]   ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|key_held_reg            ;
;                                                                                                                                              ; due to stuck port data_in ;                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 5851  ;
; Number of registers using Synchronous Clear  ; 209   ;
; Number of registers using Synchronous Load   ; 379   ;
; Number of registers using Asynchronous Clear ; 3045  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 4189  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                                                    ; Fan out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]                       ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]                       ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]                       ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]                       ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]                       ; 2       ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[4]                                                                                                           ; 3       ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[2]                                                                                                           ; 3       ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[3]                                                                                                           ; 3       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[5]                                                              ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[6]                                                              ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[7]                                                              ; 2       ;
; chameleon_io:chameleon_io|mux_reg[0]                                                                                                                                 ; 7       ;
; chameleon_io:chameleon_io|mux_reg[1]                                                                                                                                 ; 6       ;
; chameleon_io:chameleon_io|mux_reg[2]                                                                                                                                 ; 4       ;
; chameleon_io:chameleon_io|mux_reg[3]                                                                                                                                 ; 7       ;
; chameleon_io:chameleon_io|mux_d_reg[0]                                                                                                                               ; 3       ;
; chameleon_io:chameleon_io|mux_d_reg[1]                                                                                                                               ; 2       ;
; chameleon_io:chameleon_io|mux_d_reg[2]                                                                                                                               ; 2       ;
; chameleon_io:chameleon_io|mux_d_reg[3]                                                                                                                               ; 2       ;
; reset_n                                                                                                                                                              ; 637     ;
; chameleon_reset_n_reg[1]                                                                                                                                             ; 8       ;
; sdram_statemachine:sdram_adaptor|sdram_state_reg[0]                                                                                                                  ; 26      ;
; sdram_statemachine:sdram_adaptor|dqm_mask_sreg[2]                                                                                                                    ; 1       ;
; sdram_statemachine:sdram_adaptor|dqm_mask_sreg[0]                                                                                                                    ; 26      ;
; sdram_statemachine:sdram_adaptor|dqm_mask_sreg[3]                                                                                                                    ; 1       ;
; sdram_statemachine:sdram_adaptor|dqm_mask_sreg[1]                                                                                                                    ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|sio_out_reg                                                                     ; 3       ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|sio_out_reg                                                                                   ; 3       ;
; chameleon_io:chameleon_io|chameleon_docking_station:\genDockingStation:myDockingStation|irq_q_reg                                                                    ; 1       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|ss_n[0]                                                                                               ; 5       ;
; chameleon_reset_n_reg[0]                                                                                                                                             ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_enable                                           ; 8       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|sic_axxx_enable                                      ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[1]                                                              ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[1]                                                                 ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[5]                                                              ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[5]                                                                 ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[4]                                                              ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[4]                                                                 ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[6]                                                              ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[6]                                                                 ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[7]                                                                 ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[0]                                                              ; 12      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[0]                                                                 ; 11      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[7]                                                              ; 5       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[2]                                                              ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[2]                                                                 ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[3]                                                              ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[3]                                                                 ; 3       ;
; chameleon_io:chameleon_io|c64_ba_reg                                                                                                                                 ; 6       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serial_out_reg                                                                  ; 3       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|slave[0]                                                                                              ; 5       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[0]                                                                                              ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[31]                                                                                             ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|busy                                                                                                  ; 49      ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|serial_out_reg                                                                                ; 3       ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_empty                                                                                                                   ; 6       ;
; freeze_n_reg                                                                                                                                                         ; 1       ;
; enable_divider:my10khz|count_reg[1]                                                                                                                                  ; 5       ;
; enable_divider:my10khz|count_reg[0]                                                                                                                                  ; 6       ;
; enable_divider:my10khz|count_reg[12]                                                                                                                                 ; 2       ;
; enable_divider:my10khz|count_reg[10]                                                                                                                                 ; 2       ;
; enable_divider:my10khz|count_reg[9]                                                                                                                                  ; 2       ;
; enable_divider:my10khz|count_reg[6]                                                                                                                                  ; 2       ;
; enable_divider:my10hz|count_reg[9]                                                                                                                                   ; 2       ;
; enable_divider:my10hz|count_reg[8]                                                                                                                                   ; 2       ;
; enable_divider:my10hz|count_reg[7]                                                                                                                                   ; 2       ;
; enable_divider:my10hz|count_reg[6]                                                                                                                                   ; 2       ;
; enable_divider:my10hz|count_reg[5]                                                                                                                                   ; 2       ;
; enable_divider:my10hz|count_reg[2]                                                                                                                                   ; 2       ;
; enable_divider:my10hz|count_reg[1]                                                                                                                                   ; 2       ;
; enable_divider:my10hz|count_reg[0]                                                                                                                                   ; 3       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[15]                                                                                                       ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[14]                                                                                                       ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[13]                                                                                                       ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[12]                                                                                                       ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[11]                                                                                                       ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[10]                                                                                                       ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[9]                                                                                                        ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[8]                                                                                                        ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[7]                                                                                                        ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[6]                                                                                                        ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[5]                                                                                                        ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[4]                                                                                                        ; 7       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[3]                                                                                                        ; 7       ;
; scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_nkm:auto_generated|dffe4                                                    ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|instruction_type_reg[2]                                                         ; 9       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|allpot_reg[7]                                                                   ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[13]                                   ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[5]                                                                    ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[5]             ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[5] ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|allpot_reg[7]                                                       ; 17      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[13]                       ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[5]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[6]                                                                    ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[6]             ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[6] ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[6]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[4]                                                                    ; 3       ;
; Total number of inverted registers = 688*                                                                                                                            ;         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
* Table truncated at 100 items. To change the number of inverted registers reported, set the "Number of Inverted Registers Reported" option under Assignments->Settings->Analysis and Synthesis Settings->More Settings


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+
; Register Name                                                                                                                                                ; Megafunction                                                                                                                                                     ; Type       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+
; zpu_rom:zpu_rom1|q[0..31]                                                                                                                                    ; zpu_rom:zpu_rom1|ROM_rtl_0                                                                                                                                       ; RAM        ;
; zpucore:zpu|generic_ram_infer:ram_31_24|q_ram[0..7]                                                                                                          ; zpucore:zpu|generic_ram_infer:ram_31_24|ram_block_rtl_0                                                                                                          ; RAM        ;
; zpucore:zpu|generic_ram_infer:ram23_16|q_ram[0..7]                                                                                                           ; zpucore:zpu|generic_ram_infer:ram23_16|ram_block_rtl_0                                                                                                           ; RAM        ;
; zpucore:zpu|generic_ram_infer:ram_15_8|q_ram[0..7]                                                                                                           ; zpucore:zpu|generic_ram_infer:ram_15_8|ram_block_rtl_0                                                                                                           ; RAM        ;
; zpucore:zpu|generic_ram_infer:ram_7_0|q_ram[0..7]                                                                                                            ; zpucore:zpu|generic_ram_infer:ram_7_0|ram_block_rtl_0                                                                                                            ; RAM        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|q_ram[0..7] ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|ram_block_rtl_0 ; RAM        ;
; scandoubler:scandoubler1|scandouble_ram_infer:lineb|q[0..7]                                                                                                  ; scandoubler:scandoubler1|scandouble_ram_infer:lineb|ram_block_rtl_0                                                                                              ; RAM        ;
; scandoubler:scandoubler1|scandouble_ram_infer:linea|q[0..7]                                                                                                  ; scandoubler:scandoubler1|scandouble_ram_infer:linea|ram_block_rtl_0                                                                                              ; RAM        ;
; scandoubler:scandoubler1|delay_line:hsync_delay|shift_reg[0..127]                                                                                            ; scandoubler:scandoubler1|delay_line:hsync_delay|shift_reg_rtl_0                                                                                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|shift_reg[0..63][0..6]                     ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|shift_reg_rtl_0                                ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|shift_reg[0..31][0..3]                     ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|shift_reg_rtl_0                                ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay|shift_reg[0..31][0,1]                       ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|shift_reg_rtl_0                                ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay|shift_reg[0..4][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg[0..3][0..7]                         ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg_rtl_0                                   ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay|shift_reg[0..3][0,1]                         ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg_rtl_0                                   ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay|shift_reg[0..3][0,1]                         ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg_rtl_0                                   ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay|shift_reg[0..3][0,1]                         ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg_rtl_0                                   ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay|shift_reg[0..3][0,1]                         ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg_rtl_0                                   ; SHIFT_TAPS ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                                               ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|hcount_reg[5]                                                                     ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos|value_reg[0]                                            ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos|value_reg[7]                                            ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|ram_bank[14]                                         ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|rom_bank[13]                                         ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |atari800core_chameleon|scandoubler:scandoubler1|output_address_reg[8]                                                                                                                         ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|subtimer_reg[10]                                                                                                               ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[0]                           ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2]                           ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2]                           ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]                           ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pot_counter_reg[5]                                                                              ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2]             ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[0]             ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[0] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[1]             ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2]             ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[0]                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[1]                                                                ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|vcount_reg[1]                                                                     ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_hr_reg[0]                                                                    ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count|value_reg[1]                           ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count|value_reg[3]                           ;
; 3:1                ; 4 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|value_reg[13]                             ;
; 3:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|display_list_address_low_temp_reg[7]                                              ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|cycles_since_refresh_reg[1]                                                                                                           ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[4]                                                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[6]                                                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[3]                                                       ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_docking_station:\genDockingStation:myDockingStation|joystick1_reg[0]                                                               ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[0]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[1]                                         ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[7]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[3]                                         ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[1]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[4]                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer|value_reg[2]                             ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|byte_reg[7]                                                                                           ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|ps2_shiftreg_reg[5]                                                                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[6]                                                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[2]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[0]                                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|shiftclock_reg[3]                                                                 ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[18]                                                                                                                       ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|data_out_reg[29]                                                                                                                      ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|addrl_r[0]                                                                                                       ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_phi_clock:phiInstance|c64Cnt[0]                                                                                                    ;
; 3:1                ; 6 bits    ; 12 LEs        ; 0 LEs                ; 12 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[5]   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_phi_clock:phiInstance|slvCnt[5]                                                                                                    ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|joystick1[1]                                                                               ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|joystick2[0]                                                                               ;
; 4:1                ; 17 bits   ; 34 LEs        ; 17 LEs               ; 17 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_cdtv_remote:myIr|timer[1]                                                                                                                                    ;
; 4:1                ; 10 bits   ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|ADDRESS_IN_sreg[7]                                                                                                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|data_out_reg[0]                                                                                                                       ;
; 4:1                ; 28 bits   ; 56 LEs        ; 28 LEs               ; 28 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[24]                                                                                               ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[7]                                                                                                ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|serin_shift_reg[7]                                                                              ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serin_shift_reg[8]                                                    ;
; 3:1                ; 10 bits   ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[4]                                                                                      ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serin_shift_reg[8]                                                                ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|COLOUR_REG[4]                                                                       ;
; 4:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|refresh_pending_reg[2]                                                                                                                ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_docking_station:\genDockingStation:myDockingStation|bit_cnt[1]                                                                     ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[0]                                             ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div|count_reg[2]                   ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[0]                               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|instruction_reg[7]                                                                ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|an_reg[1]                                                                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|bitcount_reg[2]                                                                                       ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|HRCOLOUR_REG[3]                                                                     ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[2]                                             ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div|count_reg[0]                   ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[2]                               ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|addr_reg[8]                                                                                                                           ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|oss_bank[0]                                            ;
; 4:1                ; 6 bits    ; 12 LEs        ; 0 LEs                ; 12 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[2]               ;
; 7:1                ; 11 bits   ; 44 LEs        ; 0 LEs                ; 44 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|zpu_addr_reg[23]                                                                                                                     ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|cnt[1]                                                                                     ;
; 4:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|T[1]                                                       ;
; 4:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_cdtv_remote:myIr|bitlength[5]                                                                                                                                ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_toggles[0]                                                                                          ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|pause_reg[1]                                                                                                                   ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|serin_bitcount_reg[3]                                                                           ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|serout_bitcount_reg[3]                                                                          ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|serout_shift_reg[4]                                                                             ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serin_bitcount_reg[1]                                                 ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serin_bitcount_reg[1]                                                             ;
; 16:1               ; 2 bits    ; 20 LEs        ; 14 LEs               ; 6 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|instruction_final_row_reg[1]                                                      ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serout_bitcount_reg[1]                                                ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serout_shift_reg[3]                                                   ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serout_bitcount_reg[3]                                                            ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serout_shift_reg[7]                                                               ;
; 5:1                ; 6 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|display_shift_reg[2]                                                              ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[7]                                                                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[5]                                                                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[7]                                                                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[7]                                                                       ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[0]                                                       ;
; 17:1               ; 2 bits    ; 22 LEs        ; 2 LEs                ; 20 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|ba_reg[0]                                                                                                                             ;
; 17:1               ; 3 bits    ; 33 LEs        ; 9 LEs                ; 24 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|addr_reg[0]                                                                                                                           ;
; 10:1               ; 14 bits   ; 84 LEs        ; 14 LEs               ; 70 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|delay_reg[13]                                                                                                                         ;
; 6:1                ; 4 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|value_reg[10]                             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 8 LEs                ; 24 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|value_reg[0]                              ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count|value_reg[0]                               ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_usb:usb|cmd_length[3]                                                                                                                                        ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_usb:usb|cmd_length[15]                                                                                                                                       ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_usb:usb|cmd_length[19]                                                                                                                                       ;
; 18:1               ; 5 bits    ; 60 LEs        ; 20 LEs               ; 40 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|addr_reg[3]                                                                                                                           ;
; 18:1               ; 8 bits    ; 96 LEs        ; 8 LEs                ; 88 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|data_out_reg[15]                                                                                                                      ;
; 6:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|doReg[3]                                                   ;
; 7:1                ; 3 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|COLOUR_REG[3]                                                                       ;
; 7:1                ; 6 bits    ; 24 LEs        ; 6 LEs                ; 18 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[11]                            ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[1]                                                                        ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[3]                                                                        ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[4]                                                                        ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[6]                                                                        ;
; 7:1                ; 16 bits   ; 64 LEs        ; 16 LEs               ; 48 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[6]                                                      ;
; 8:1                ; 7 bits    ; 35 LEs        ; 14 LEs               ; 21 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|tx_buffer[5]                                                                                            ;
; 23:1               ; 2 bits    ; 30 LEs        ; 4 LEs                ; 26 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|target_reg[2]                                                                                                ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[1]                                                   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[5]                                                   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[1]                                                   ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[1]                                                   ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player0|shift_reg[1]                                                    ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1|shift_reg[1]                                                    ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2|shift_reg[3]                                                    ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3|shift_reg[4]                                                    ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_usb:usb|send_data[1]                                                                                                                                         ;
; 9:1                ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[4]                             ;
; 9:1                ; 2 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[9]                             ;
; 9:1                ; 7 bits    ; 42 LEs        ; 28 LEs               ; 14 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[12]                                                 ;
; 5:1                ; 10 bits   ; 30 LEs        ; 0 LEs                ; 30 LEs                 ; Yes        ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|key_value_last_reg[8]                                                                                 ;
; 6:1                ; 10 bits   ; 40 LEs        ; 10 LEs               ; 30 LEs                 ; Yes        ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|key_value_reg[9]                                                                                      ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|q[5]                                                                                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|q[0]                                                                                       ;
; 11:1               ; 6 bits    ; 42 LEs        ; 30 LEs               ; 12 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[5]                                                  ;
; 26:1               ; 2 bits    ; 34 LEs        ; 6 LEs                ; 28 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|sdram_state_reg[2]                                                                                                                    ;
; 17:1               ; 2 bits    ; 22 LEs        ; 6 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|udqm_reg                                                                                                                              ;
; 12:1               ; 2 bits    ; 16 LEs        ; 12 LEs               ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_fetch_destination_reg[0]                                                      ;
; 13:1               ; 5 bits    ; 40 LEs        ; 15 LEs               ; 25 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[11]                                                               ;
; 10:1               ; 4 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[3]                                                                ;
; 10:1               ; 3 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[0]                                                                ;
; 3:1                ; 24 bits   ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|data_o[25]                                                                                                       ;
; 21:1               ; 19 bits   ; 266 LEs       ; 38 LEs               ; 228 LEs                ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|pc_r[10]                                                                                                         ;
; 21:1               ; 5 bits    ; 70 LEs        ; 15 LEs               ; 55 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|pc_r[7]                                                                                                          ;
; 18:1               ; 8 bits    ; 96 LEs        ; 24 LEs               ; 72 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[16]                                                                                                         ;
; 17:1               ; 21 bits   ; 231 LEs       ; 252 LEs              ; -21 LEs                ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|addr_r[12]                                                                                                       ;
; 2326:1             ; 8 bits    ; 12400 LEs     ; 464 LEs              ; 11936 LEs              ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[13]                                                                                                                       ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[31]                                                                                               ;
; 4:1                ; 64 bits   ; 128 LEs       ; 64 LEs               ; 64 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_docking_station:\genDockingStation:myDockingStation|key_reg[62]                                                                    ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|keys_reg[16]                                                                               ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|keys_reg[33]                                                                               ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|keys_reg[58]                                                                               ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|keys_reg[35]                                                                               ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|keys_reg[36]                                                                               ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|keys_reg[37]                                                                               ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|keys_reg[54]                                                                               ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|keys_reg[63]                                                                               ;
; 6:1                ; 2 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[7]   ;
; 6:1                ; 6 bits    ; 24 LEs        ; 6 LEs                ; 18 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0]   ;
; 18:1               ; 8 bits    ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|dq_out_reg[14]                                                                                                                        ;
; 18:1               ; 8 bits    ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|dq_out_reg[2]                                                                                                                         ;
; 6:1                ; 8 bits    ; 32 LEs        ; 8 LEs                ; 24 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_cdtv_remote:myIr|current_code[5]                                                                                                                             ;
; 8:1                ; 2 bits    ; 10 LEs        ; 0 LEs                ; 10 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[7]               ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0]               ;
; 22:1               ; 3 bits    ; 42 LEs        ; 27 LEs               ; 15 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|state_reg[3]                                                                                                 ;
; 12:1               ; 31 bits   ; 248 LEs       ; 62 LEs               ; 186 LEs                ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|b_r[24]                                                                                                          ;
; 18:1               ; 13 bits   ; 156 LEs       ; 39 LEs               ; 117 LEs                ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[6]                                                                                                          ;
; 30:1               ; 8 bits    ; 160 LEs       ; 128 LEs              ; 32 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[31]                                                                                                          ;
; 33:1               ; 3 bits    ; 66 LEs        ; 36 LEs               ; 30 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[2]                                                                                                           ;
; 34:1               ; 14 bits   ; 308 LEs       ; 210 LEs              ; 98 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[17]                                                                                                          ;
; 3:1                ; 85 bits   ; 170 LEs       ; 85 LEs               ; 85 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tinsns                                                                                                           ;
; 3:1                ; 266 bits  ; 532 LEs       ; 266 LEs              ; 266 LEs                ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tinsns                                                                                                           ;
; 3:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|chameleon_usb:usb|state                                                                                                                                                ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_chameleon|chameleon_usb:usb|command                                                                                                                                              ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tdecoded                                                                                                         ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tdecoded                                                                                                         ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tdecoded                                                                                                         ;
; 4:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Mux1                                                                                                             ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux22                                                                     ;
; 3:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|state                                                                                      ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux141                                                                    ;
; 3:1                ; 11 bits   ; 22 LEs        ; 22 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle                                                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add20                                                      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf1_next[7]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf1_next[5]                                                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf2_next[0]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf2_next[0]                                                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf3_next[0]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf3_next[0]                                                                     ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|skctl_next[0]                                                         ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|skctl_next[0]                                                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\calcNextOpcode:myNextOpcode[5]                            ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|Mux3                                                                              ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|porta_control_next[5]                                                                 ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_control_next[5]                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\processAluInput:temp[6]                                   ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|skctl_next[0]                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|audf1_next[4]                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|audf3_next[0]                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|audf2_next[3]                                                                                   ;
; 3:1                ; 25 bits   ; 50 LEs        ; 50 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux89                                                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|line_buffer_data_in[1]                                                            ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dmactl_raw_next[5]                                                                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|audf0_next[4]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf0_next[0]                                                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|audf0_next[1]                                                                                   ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|playfield_dma_end_cycle[1]                                                        ;
; 4:1                ; 11 bits   ; 22 LEs        ; 22 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux122                                                                    ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_dma_addr_next[12]                                                                                                          ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3                                                       ;
; 8:1                ; 8 bits    ; 40 LEs        ; 24 LEs               ; 16 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux10                                                      ;
; 4:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux23                                                      ;
; 7:1                ; 12 bits   ; 48 LEs        ; 12 LEs               ; 36 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|Mux30                                                                                                                                ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux110                                                                    ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |atari800core_chameleon|chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb|state                                                                                      ;
; 9:1                ; 9 bits    ; 54 LEs        ; 27 LEs               ; 27 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux98                                                                     ;
; 9:1                ; 2 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux132                                                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3                                                       ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_modify_next[1]                                                            ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_modify_next[5]                                                            ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_pf2_live                                                                     ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux19                                                      ;
; 9:1                ; 3 bits    ; 18 LEs        ; 3 LEs                ; 15 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux23                                                ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|access_type[1]                                       ;
; 7:1                ; 6 bits    ; 24 LEs        ; 18 LEs               ; 6 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux1                                                       ;
; 7:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|data_live[1]                                                                      ;
; 64:1               ; 8 bits    ; 336 LEs       ; 256 LEs              ; 80 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|DATA_OUT[7]                                                    ;
; 9:1                ; 3 bits    ; 18 LEs        ; 6 LEs                ; 12 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux22                                                ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; No         ; |atari800core_chameleon|chameleon_usb:usb|Selector18                                                                                                                                           ;
; 7:1                ; 4 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux15                                                ;
; 6:1                ; 2 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |atari800core_chameleon|chameleon_io:chameleon_io|mux_state                                                                                                                                    ;
; 7:1                ; 2 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |atari800core_chameleon|chameleon_usb:usb|Selector12                                                                                                                                           ;
; 12:1               ; 2 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux30                                                      ;
; 21:1               ; 6 bits    ; 84 LEs        ; 6 LEs                ; 78 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|bram_adr[5]                                          ;
; 14:1               ; 2 bits    ; 18 LEs        ; 4 LEs                ; 14 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux27                                                      ;
; 7:1                ; 2 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |atari800core_chameleon|chameleon_usb:usb|state                                                                                                                                                ;
; 12:1               ; 35 bits   ; 280 LEs       ; 210 LEs              ; 70 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn                                                                                                             ;
; 16:1               ; 3 bits    ; 30 LEs        ; 12 LEs               ; 18 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|DATA_OUT[0]                                                                                     ;
; 16:1               ; 3 bits    ; 30 LEs        ; 12 LEs               ; 18 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|DATA_OUT[1]                                                                                     ;
; 35:1               ; 14 bits   ; 322 LEs       ; 140 LEs              ; 182 LEs                ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|Mux49                                                                                                                                ;
; 35:1               ; 10 bits   ; 230 LEs       ; 110 LEs              ; 120 LEs                ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|Mux69                                                                                                                                ;
; 14:1               ; 3 bits    ; 27 LEs        ; 18 LEs               ; 9 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn                                                                                                             ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add0                                                       ;
; 264:1              ; 4 bits    ; 704 LEs       ; 4 LEs                ; 700 LEs                ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux28                                                ;
; 13:1               ; 6 bits    ; 48 LEs        ; 36 LEs               ; 12 LEs                 ; No         ; |atari800core_chameleon|chameleon_cdtv_remote:myIr|state                                                                                                                                       ;
; 45:1               ; 5 bits    ; 150 LEs       ; 85 LEs               ; 65 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|Mux76                                                                                                                                ;
; 9:1                ; 3 bits    ; 18 LEs        ; 3 LEs                ; 15 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state                                                                                                            ;
; 276:1              ; 2 bits    ; 368 LEs       ; 54 LEs               ; 314 LEs                ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|MEMORY_DATA[5]                                                            ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Source assignments for zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0|altsyncram_cc71:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------+
; Assignment                      ; Value              ; From ; To                            ;
+---------------------------------+--------------------+------+-------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                             ;
+---------------------------------+--------------------+------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                         ;
+---------------------------------+--------------------+------+------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                          ;
+---------------------------------+--------------------+------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                        ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                         ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                        ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                         ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                       ;
+---------------------------------+--------------------+------+----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                        ;
+---------------------------------+--------------------+------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0|altsyncram_jc41:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                                  ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                   ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0|altsyncram_2e81:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                     ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                      ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0|altsyncram_2e81:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                     ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                      ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_nkm:auto_generated|altsyncram_14b1:altsyncram2 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                               ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0|shift_taps_cjm:auto_generated|altsyncram_91b1:altsyncram2 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                                 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                  ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0|shift_taps_6jm:auto_generated|altsyncram_r0b1:altsyncram2 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                                 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                  ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n4n:auto_generated|altsyncram_t0b1:altsyncram2 ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                               ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0|shift_taps_j4n:auto_generated|altsyncram_j0b1:altsyncram2 ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                              ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                               ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |atari800core_chameleon ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; tv             ; 1     ; Untyped                                                       ;
; video          ; 2     ; Untyped                                                       ;
; composite_sync ; 0     ; Untyped                                                       ;
; scandouble     ; 1     ; Untyped                                                       ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: pll_pre:chameleon_pll|altpll:altpll_component ;
+-------------------------------+---------------------------+--------------------------------+
; Parameter Name                ; Value                     ; Type                           ;
+-------------------------------+---------------------------+--------------------------------+
; OPERATION_MODE                ; NORMAL                    ; Untyped                        ;
; PLL_TYPE                      ; AUTO                      ; Untyped                        ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pll_pre ; Untyped                        ;
; QUALIFY_CONF_DONE             ; OFF                       ; Untyped                        ;
; COMPENSATE_CLOCK              ; CLK0                      ; Untyped                        ;
; SCAN_CHAIN                    ; LONG                      ; Untyped                        ;
; PRIMARY_CLOCK                 ; INCLK0                    ; Untyped                        ;
; INCLK0_INPUT_FREQUENCY        ; 125000                    ; Signed Integer                 ;
; INCLK1_INPUT_FREQUENCY        ; 0                         ; Untyped                        ;
; GATE_LOCK_SIGNAL              ; NO                        ; Untyped                        ;
; GATE_LOCK_COUNTER             ; 0                         ; Untyped                        ;
; LOCK_HIGH                     ; 1                         ; Untyped                        ;
; LOCK_LOW                      ; 1                         ; Untyped                        ;
; VALID_LOCK_MULTIPLIER         ; 1                         ; Untyped                        ;
; INVALID_LOCK_MULTIPLIER       ; 5                         ; Untyped                        ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                       ; Untyped                        ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                       ; Untyped                        ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                       ; Untyped                        ;
; SKIP_VCO                      ; OFF                       ; Untyped                        ;
; SWITCH_OVER_COUNTER           ; 0                         ; Untyped                        ;
; SWITCH_OVER_TYPE              ; AUTO                      ; Untyped                        ;
; FEEDBACK_SOURCE               ; EXTCLK0                   ; Untyped                        ;
; BANDWIDTH                     ; 0                         ; Untyped                        ;
; BANDWIDTH_TYPE                ; LOW                       ; Untyped                        ;
; SPREAD_FREQUENCY              ; 0                         ; Untyped                        ;
; DOWN_SPREAD                   ; 0                         ; Untyped                        ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                       ; Untyped                        ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                       ; Untyped                        ;
; CLK9_MULTIPLY_BY              ; 0                         ; Untyped                        ;
; CLK8_MULTIPLY_BY              ; 0                         ; Untyped                        ;
; CLK7_MULTIPLY_BY              ; 0                         ; Untyped                        ;
; CLK6_MULTIPLY_BY              ; 0                         ; Untyped                        ;
; CLK5_MULTIPLY_BY              ; 1                         ; Untyped                        ;
; CLK4_MULTIPLY_BY              ; 1                         ; Untyped                        ;
; CLK3_MULTIPLY_BY              ; 1                         ; Untyped                        ;
; CLK2_MULTIPLY_BY              ; 1                         ; Untyped                        ;
; CLK1_MULTIPLY_BY              ; 1                         ; Untyped                        ;
; CLK0_MULTIPLY_BY              ; 5                         ; Signed Integer                 ;
; CLK9_DIVIDE_BY                ; 0                         ; Untyped                        ;
; CLK8_DIVIDE_BY                ; 0                         ; Untyped                        ;
; CLK7_DIVIDE_BY                ; 0                         ; Untyped                        ;
; CLK6_DIVIDE_BY                ; 0                         ; Untyped                        ;
; CLK5_DIVIDE_BY                ; 1                         ; Untyped                        ;
; CLK4_DIVIDE_BY                ; 1                         ; Untyped                        ;
; CLK3_DIVIDE_BY                ; 1                         ; Untyped                        ;
; CLK2_DIVIDE_BY                ; 1                         ; Untyped                        ;
; CLK1_DIVIDE_BY                ; 1                         ; Untyped                        ;
; CLK0_DIVIDE_BY                ; 2                         ; Signed Integer                 ;
; CLK9_PHASE_SHIFT              ; 0                         ; Untyped                        ;
; CLK8_PHASE_SHIFT              ; 0                         ; Untyped                        ;
; CLK7_PHASE_SHIFT              ; 0                         ; Untyped                        ;
; CLK6_PHASE_SHIFT              ; 0                         ; Untyped                        ;
; CLK5_PHASE_SHIFT              ; 0                         ; Untyped                        ;
; CLK4_PHASE_SHIFT              ; 0                         ; Untyped                        ;
; CLK3_PHASE_SHIFT              ; 0                         ; Untyped                        ;
; CLK2_PHASE_SHIFT              ; 0                         ; Untyped                        ;
; CLK1_PHASE_SHIFT              ; 0                         ; Untyped                        ;
; CLK0_PHASE_SHIFT              ; 0                         ; Untyped                        ;
; CLK5_TIME_DELAY               ; 0                         ; Untyped                        ;
; CLK4_TIME_DELAY               ; 0                         ; Untyped                        ;
; CLK3_TIME_DELAY               ; 0                         ; Untyped                        ;
; CLK2_TIME_DELAY               ; 0                         ; Untyped                        ;
; CLK1_TIME_DELAY               ; 0                         ; Untyped                        ;
; CLK0_TIME_DELAY               ; 0                         ; Untyped                        ;
; CLK9_DUTY_CYCLE               ; 50                        ; Untyped                        ;
; CLK8_DUTY_CYCLE               ; 50                        ; Untyped                        ;
; CLK7_DUTY_CYCLE               ; 50                        ; Untyped                        ;
; CLK6_DUTY_CYCLE               ; 50                        ; Untyped                        ;
; CLK5_DUTY_CYCLE               ; 50                        ; Untyped                        ;
; CLK4_DUTY_CYCLE               ; 50                        ; Untyped                        ;
; CLK3_DUTY_CYCLE               ; 50                        ; Untyped                        ;
; CLK2_DUTY_CYCLE               ; 50                        ; Untyped                        ;
; CLK1_DUTY_CYCLE               ; 50                        ; Untyped                        ;
; CLK0_DUTY_CYCLE               ; 50                        ; Signed Integer                 ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                        ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                        ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                        ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                        ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                        ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                        ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                        ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                        ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                        ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                        ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                        ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                        ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                        ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                        ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                        ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                        ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                        ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                        ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                        ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                        ;
; LOCK_WINDOW_UI                ;  0.05                     ; Untyped                        ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                    ; Untyped                        ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                    ; Untyped                        ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                    ; Untyped                        ;
; DPA_MULTIPLY_BY               ; 0                         ; Untyped                        ;
; DPA_DIVIDE_BY                 ; 1                         ; Untyped                        ;
; DPA_DIVIDER                   ; 0                         ; Untyped                        ;
; EXTCLK3_MULTIPLY_BY           ; 1                         ; Untyped                        ;
; EXTCLK2_MULTIPLY_BY           ; 1                         ; Untyped                        ;
; EXTCLK1_MULTIPLY_BY           ; 1                         ; Untyped                        ;
; EXTCLK0_MULTIPLY_BY           ; 1                         ; Untyped                        ;
; EXTCLK3_DIVIDE_BY             ; 1                         ; Untyped                        ;
; EXTCLK2_DIVIDE_BY             ; 1                         ; Untyped                        ;
; EXTCLK1_DIVIDE_BY             ; 1                         ; Untyped                        ;
; EXTCLK0_DIVIDE_BY             ; 1                         ; Untyped                        ;
; EXTCLK3_PHASE_SHIFT           ; 0                         ; Untyped                        ;
; EXTCLK2_PHASE_SHIFT           ; 0                         ; Untyped                        ;
; EXTCLK1_PHASE_SHIFT           ; 0                         ; Untyped                        ;
; EXTCLK0_PHASE_SHIFT           ; 0                         ; Untyped                        ;
; EXTCLK3_TIME_DELAY            ; 0                         ; Untyped                        ;
; EXTCLK2_TIME_DELAY            ; 0                         ; Untyped                        ;
; EXTCLK1_TIME_DELAY            ; 0                         ; Untyped                        ;
; EXTCLK0_TIME_DELAY            ; 0                         ; Untyped                        ;
; EXTCLK3_DUTY_CYCLE            ; 50                        ; Untyped                        ;
; EXTCLK2_DUTY_CYCLE            ; 50                        ; Untyped                        ;
; EXTCLK1_DUTY_CYCLE            ; 50                        ; Untyped                        ;
; EXTCLK0_DUTY_CYCLE            ; 50                        ; Untyped                        ;
; VCO_MULTIPLY_BY               ; 0                         ; Untyped                        ;
; VCO_DIVIDE_BY                 ; 0                         ; Untyped                        ;
; SCLKOUT0_PHASE_SHIFT          ; 0                         ; Untyped                        ;
; SCLKOUT1_PHASE_SHIFT          ; 0                         ; Untyped                        ;
; VCO_MIN                       ; 0                         ; Untyped                        ;
; VCO_MAX                       ; 0                         ; Untyped                        ;
; VCO_CENTER                    ; 0                         ; Untyped                        ;
; PFD_MIN                       ; 0                         ; Untyped                        ;
; PFD_MAX                       ; 0                         ; Untyped                        ;
; M_INITIAL                     ; 0                         ; Untyped                        ;
; M                             ; 0                         ; Untyped                        ;
; N                             ; 1                         ; Untyped                        ;
; M2                            ; 1                         ; Untyped                        ;
; N2                            ; 1                         ; Untyped                        ;
; SS                            ; 1                         ; Untyped                        ;
; C0_HIGH                       ; 0                         ; Untyped                        ;
; C1_HIGH                       ; 0                         ; Untyped                        ;
; C2_HIGH                       ; 0                         ; Untyped                        ;
; C3_HIGH                       ; 0                         ; Untyped                        ;
; C4_HIGH                       ; 0                         ; Untyped                        ;
; C5_HIGH                       ; 0                         ; Untyped                        ;
; C6_HIGH                       ; 0                         ; Untyped                        ;
; C7_HIGH                       ; 0                         ; Untyped                        ;
; C8_HIGH                       ; 0                         ; Untyped                        ;
; C9_HIGH                       ; 0                         ; Untyped                        ;
; C0_LOW                        ; 0                         ; Untyped                        ;
; C1_LOW                        ; 0                         ; Untyped                        ;
; C2_LOW                        ; 0                         ; Untyped                        ;
; C3_LOW                        ; 0                         ; Untyped                        ;
; C4_LOW                        ; 0                         ; Untyped                        ;
; C5_LOW                        ; 0                         ; Untyped                        ;
; C6_LOW                        ; 0                         ; Untyped                        ;
; C7_LOW                        ; 0                         ; Untyped                        ;
; C8_LOW                        ; 0                         ; Untyped                        ;
; C9_LOW                        ; 0                         ; Untyped                        ;
; C0_INITIAL                    ; 0                         ; Untyped                        ;
; C1_INITIAL                    ; 0                         ; Untyped                        ;
; C2_INITIAL                    ; 0                         ; Untyped                        ;
; C3_INITIAL                    ; 0                         ; Untyped                        ;
; C4_INITIAL                    ; 0                         ; Untyped                        ;
; C5_INITIAL                    ; 0                         ; Untyped                        ;
; C6_INITIAL                    ; 0                         ; Untyped                        ;
; C7_INITIAL                    ; 0                         ; Untyped                        ;
; C8_INITIAL                    ; 0                         ; Untyped                        ;
; C9_INITIAL                    ; 0                         ; Untyped                        ;
; C0_MODE                       ; BYPASS                    ; Untyped                        ;
; C1_MODE                       ; BYPASS                    ; Untyped                        ;
; C2_MODE                       ; BYPASS                    ; Untyped                        ;
; C3_MODE                       ; BYPASS                    ; Untyped                        ;
; C4_MODE                       ; BYPASS                    ; Untyped                        ;
; C5_MODE                       ; BYPASS                    ; Untyped                        ;
; C6_MODE                       ; BYPASS                    ; Untyped                        ;
; C7_MODE                       ; BYPASS                    ; Untyped                        ;
; C8_MODE                       ; BYPASS                    ; Untyped                        ;
; C9_MODE                       ; BYPASS                    ; Untyped                        ;
; C0_PH                         ; 0                         ; Untyped                        ;
; C1_PH                         ; 0                         ; Untyped                        ;
; C2_PH                         ; 0                         ; Untyped                        ;
; C3_PH                         ; 0                         ; Untyped                        ;
; C4_PH                         ; 0                         ; Untyped                        ;
; C5_PH                         ; 0                         ; Untyped                        ;
; C6_PH                         ; 0                         ; Untyped                        ;
; C7_PH                         ; 0                         ; Untyped                        ;
; C8_PH                         ; 0                         ; Untyped                        ;
; C9_PH                         ; 0                         ; Untyped                        ;
; L0_HIGH                       ; 1                         ; Untyped                        ;
; L1_HIGH                       ; 1                         ; Untyped                        ;
; G0_HIGH                       ; 1                         ; Untyped                        ;
; G1_HIGH                       ; 1                         ; Untyped                        ;
; G2_HIGH                       ; 1                         ; Untyped                        ;
; G3_HIGH                       ; 1                         ; Untyped                        ;
; E0_HIGH                       ; 1                         ; Untyped                        ;
; E1_HIGH                       ; 1                         ; Untyped                        ;
; E2_HIGH                       ; 1                         ; Untyped                        ;
; E3_HIGH                       ; 1                         ; Untyped                        ;
; L0_LOW                        ; 1                         ; Untyped                        ;
; L1_LOW                        ; 1                         ; Untyped                        ;
; G0_LOW                        ; 1                         ; Untyped                        ;
; G1_LOW                        ; 1                         ; Untyped                        ;
; G2_LOW                        ; 1                         ; Untyped                        ;
; G3_LOW                        ; 1                         ; Untyped                        ;
; E0_LOW                        ; 1                         ; Untyped                        ;
; E1_LOW                        ; 1                         ; Untyped                        ;
; E2_LOW                        ; 1                         ; Untyped                        ;
; E3_LOW                        ; 1                         ; Untyped                        ;
; L0_INITIAL                    ; 1                         ; Untyped                        ;
; L1_INITIAL                    ; 1                         ; Untyped                        ;
; G0_INITIAL                    ; 1                         ; Untyped                        ;
; G1_INITIAL                    ; 1                         ; Untyped                        ;
; G2_INITIAL                    ; 1                         ; Untyped                        ;
; G3_INITIAL                    ; 1                         ; Untyped                        ;
; E0_INITIAL                    ; 1                         ; Untyped                        ;
; E1_INITIAL                    ; 1                         ; Untyped                        ;
; E2_INITIAL                    ; 1                         ; Untyped                        ;
; E3_INITIAL                    ; 1                         ; Untyped                        ;
; L0_MODE                       ; BYPASS                    ; Untyped                        ;
; L1_MODE                       ; BYPASS                    ; Untyped                        ;
; G0_MODE                       ; BYPASS                    ; Untyped                        ;
; G1_MODE                       ; BYPASS                    ; Untyped                        ;
; G2_MODE                       ; BYPASS                    ; Untyped                        ;
; G3_MODE                       ; BYPASS                    ; Untyped                        ;
; E0_MODE                       ; BYPASS                    ; Untyped                        ;
; E1_MODE                       ; BYPASS                    ; Untyped                        ;
; E2_MODE                       ; BYPASS                    ; Untyped                        ;
; E3_MODE                       ; BYPASS                    ; Untyped                        ;
; L0_PH                         ; 0                         ; Untyped                        ;
; L1_PH                         ; 0                         ; Untyped                        ;
; G0_PH                         ; 0                         ; Untyped                        ;
; G1_PH                         ; 0                         ; Untyped                        ;
; G2_PH                         ; 0                         ; Untyped                        ;
; G3_PH                         ; 0                         ; Untyped                        ;
; E0_PH                         ; 0                         ; Untyped                        ;
; E1_PH                         ; 0                         ; Untyped                        ;
; E2_PH                         ; 0                         ; Untyped                        ;
; E3_PH                         ; 0                         ; Untyped                        ;
; M_PH                          ; 0                         ; Untyped                        ;
; C1_USE_CASC_IN                ; OFF                       ; Untyped                        ;
; C2_USE_CASC_IN                ; OFF                       ; Untyped                        ;
; C3_USE_CASC_IN                ; OFF                       ; Untyped                        ;
; C4_USE_CASC_IN                ; OFF                       ; Untyped                        ;
; C5_USE_CASC_IN                ; OFF                       ; Untyped                        ;
; C6_USE_CASC_IN                ; OFF                       ; Untyped                        ;
; C7_USE_CASC_IN                ; OFF                       ; Untyped                        ;
; C8_USE_CASC_IN                ; OFF                       ; Untyped                        ;
; C9_USE_CASC_IN                ; OFF                       ; Untyped                        ;
; CLK0_COUNTER                  ; G0                        ; Untyped                        ;
; CLK1_COUNTER                  ; G0                        ; Untyped                        ;
; CLK2_COUNTER                  ; G0                        ; Untyped                        ;
; CLK3_COUNTER                  ; G0                        ; Untyped                        ;
; CLK4_COUNTER                  ; G0                        ; Untyped                        ;
; CLK5_COUNTER                  ; G0                        ; Untyped                        ;
; CLK6_COUNTER                  ; E0                        ; Untyped                        ;
; CLK7_COUNTER                  ; E1                        ; Untyped                        ;
; CLK8_COUNTER                  ; E2                        ; Untyped                        ;
; CLK9_COUNTER                  ; E3                        ; Untyped                        ;
; L0_TIME_DELAY                 ; 0                         ; Untyped                        ;
; L1_TIME_DELAY                 ; 0                         ; Untyped                        ;
; G0_TIME_DELAY                 ; 0                         ; Untyped                        ;
; G1_TIME_DELAY                 ; 0                         ; Untyped                        ;
; G2_TIME_DELAY                 ; 0                         ; Untyped                        ;
; G3_TIME_DELAY                 ; 0                         ; Untyped                        ;
; E0_TIME_DELAY                 ; 0                         ; Untyped                        ;
; E1_TIME_DELAY                 ; 0                         ; Untyped                        ;
; E2_TIME_DELAY                 ; 0                         ; Untyped                        ;
; E3_TIME_DELAY                 ; 0                         ; Untyped                        ;
; M_TIME_DELAY                  ; 0                         ; Untyped                        ;
; N_TIME_DELAY                  ; 0                         ; Untyped                        ;
; EXTCLK3_COUNTER               ; E3                        ; Untyped                        ;
; EXTCLK2_COUNTER               ; E2                        ; Untyped                        ;
; EXTCLK1_COUNTER               ; E1                        ; Untyped                        ;
; EXTCLK0_COUNTER               ; E0                        ; Untyped                        ;
; ENABLE0_COUNTER               ; L0                        ; Untyped                        ;
; ENABLE1_COUNTER               ; L0                        ; Untyped                        ;
; CHARGE_PUMP_CURRENT           ; 2                         ; Untyped                        ;
; LOOP_FILTER_R                 ;  1.000000                 ; Untyped                        ;
; LOOP_FILTER_C                 ; 5                         ; Untyped                        ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                      ; Untyped                        ;
; LOOP_FILTER_R_BITS            ; 9999                      ; Untyped                        ;
; LOOP_FILTER_C_BITS            ; 9999                      ; Untyped                        ;
; VCO_POST_SCALE                ; 0                         ; Untyped                        ;
; CLK2_OUTPUT_FREQUENCY         ; 0                         ; Untyped                        ;
; CLK1_OUTPUT_FREQUENCY         ; 0                         ; Untyped                        ;
; CLK0_OUTPUT_FREQUENCY         ; 0                         ; Untyped                        ;
; INTENDED_DEVICE_FAMILY        ; Cyclone III               ; Untyped                        ;
; PORT_CLKENA0                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLKENA1                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLKENA2                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLKENA3                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLKENA4                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLKENA5                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY         ; Untyped                        ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY         ; Untyped                        ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY         ; Untyped                        ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY         ; Untyped                        ;
; PORT_EXTCLK0                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_EXTCLK1                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_EXTCLK2                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_EXTCLK3                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLKBAD0                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLKBAD1                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLK0                     ; PORT_USED                 ; Untyped                        ;
; PORT_CLK1                     ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLK2                     ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLK3                     ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLK4                     ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLK5                     ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLK6                     ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLK7                     ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLK8                     ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLK9                     ; PORT_UNUSED               ; Untyped                        ;
; PORT_SCANDATA                 ; PORT_UNUSED               ; Untyped                        ;
; PORT_SCANDATAOUT              ; PORT_UNUSED               ; Untyped                        ;
; PORT_SCANDONE                 ; PORT_UNUSED               ; Untyped                        ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY         ; Untyped                        ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY         ; Untyped                        ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLKLOSS                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_INCLK1                   ; PORT_UNUSED               ; Untyped                        ;
; PORT_INCLK0                   ; PORT_USED                 ; Untyped                        ;
; PORT_FBIN                     ; PORT_UNUSED               ; Untyped                        ;
; PORT_PLLENA                   ; PORT_UNUSED               ; Untyped                        ;
; PORT_CLKSWITCH                ; PORT_UNUSED               ; Untyped                        ;
; PORT_ARESET                   ; PORT_UNUSED               ; Untyped                        ;
; PORT_PFDENA                   ; PORT_UNUSED               ; Untyped                        ;
; PORT_SCANCLK                  ; PORT_UNUSED               ; Untyped                        ;
; PORT_SCANACLR                 ; PORT_UNUSED               ; Untyped                        ;
; PORT_SCANREAD                 ; PORT_UNUSED               ; Untyped                        ;
; PORT_SCANWRITE                ; PORT_UNUSED               ; Untyped                        ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY         ; Untyped                        ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY         ; Untyped                        ;
; PORT_LOCKED                   ; PORT_USED                 ; Untyped                        ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED               ; Untyped                        ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY         ; Untyped                        ;
; PORT_PHASEDONE                ; PORT_UNUSED               ; Untyped                        ;
; PORT_PHASESTEP                ; PORT_UNUSED               ; Untyped                        ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED               ; Untyped                        ;
; PORT_SCANCLKENA               ; PORT_UNUSED               ; Untyped                        ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED               ; Untyped                        ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY         ; Untyped                        ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY         ; Untyped                        ;
; M_TEST_SOURCE                 ; 5                         ; Untyped                        ;
; C0_TEST_SOURCE                ; 5                         ; Untyped                        ;
; C1_TEST_SOURCE                ; 5                         ; Untyped                        ;
; C2_TEST_SOURCE                ; 5                         ; Untyped                        ;
; C3_TEST_SOURCE                ; 5                         ; Untyped                        ;
; C4_TEST_SOURCE                ; 5                         ; Untyped                        ;
; C5_TEST_SOURCE                ; 5                         ; Untyped                        ;
; C6_TEST_SOURCE                ; 5                         ; Untyped                        ;
; C7_TEST_SOURCE                ; 5                         ; Untyped                        ;
; C8_TEST_SOURCE                ; 5                         ; Untyped                        ;
; C9_TEST_SOURCE                ; 5                         ; Untyped                        ;
; CBXI_PARAMETER                ; pll_pre_altpll            ; Untyped                        ;
; VCO_FREQUENCY_CONTROL         ; AUTO                      ; Untyped                        ;
; VCO_PHASE_SHIFT_STEP          ; 0                         ; Untyped                        ;
; WIDTH_CLOCK                   ; 5                         ; Signed Integer                 ;
; WIDTH_PHASECOUNTERSELECT      ; 4                         ; Untyped                        ;
; USING_FBMIMICBIDIR_PORT       ; OFF                       ; Untyped                        ;
; DEVICE_FAMILY                 ; Cyclone III               ; Untyped                        ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                    ; Untyped                        ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                       ; Untyped                        ;
; AUTO_CARRY_CHAINS             ; ON                        ; AUTO_CARRY                     ;
; IGNORE_CARRY_BUFFERS          ; OFF                       ; IGNORE_CARRY                   ;
; AUTO_CASCADE_CHAINS           ; ON                        ; AUTO_CASCADE                   ;
; IGNORE_CASCADE_BUFFERS        ; OFF                       ; IGNORE_CASCADE                 ;
+-------------------------------+---------------------------+--------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: pll_pal_post:\gen_pal_pll:chameleon_pll2|altpll:altpll_component ;
+-------------------------------+--------------------------------+----------------------------------------------+
; Parameter Name                ; Value                          ; Type                                         ;
+-------------------------------+--------------------------------+----------------------------------------------+
; OPERATION_MODE                ; NORMAL                         ; Untyped                                      ;
; PLL_TYPE                      ; AUTO                           ; Untyped                                      ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pll_pal_post ; Untyped                                      ;
; QUALIFY_CONF_DONE             ; OFF                            ; Untyped                                      ;
; COMPENSATE_CLOCK              ; CLK0                           ; Untyped                                      ;
; SCAN_CHAIN                    ; LONG                           ; Untyped                                      ;
; PRIMARY_CLOCK                 ; INCLK0                         ; Untyped                                      ;
; INCLK0_INPUT_FREQUENCY        ; 50000                          ; Signed Integer                               ;
; INCLK1_INPUT_FREQUENCY        ; 0                              ; Untyped                                      ;
; GATE_LOCK_SIGNAL              ; NO                             ; Untyped                                      ;
; GATE_LOCK_COUNTER             ; 0                              ; Untyped                                      ;
; LOCK_HIGH                     ; 1                              ; Untyped                                      ;
; LOCK_LOW                      ; 1                              ; Untyped                                      ;
; VALID_LOCK_MULTIPLIER         ; 1                              ; Untyped                                      ;
; INVALID_LOCK_MULTIPLIER       ; 5                              ; Untyped                                      ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                            ; Untyped                                      ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                            ; Untyped                                      ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                            ; Untyped                                      ;
; SKIP_VCO                      ; OFF                            ; Untyped                                      ;
; SWITCH_OVER_COUNTER           ; 0                              ; Untyped                                      ;
; SWITCH_OVER_TYPE              ; AUTO                           ; Untyped                                      ;
; FEEDBACK_SOURCE               ; EXTCLK0                        ; Untyped                                      ;
; BANDWIDTH                     ; 0                              ; Untyped                                      ;
; BANDWIDTH_TYPE                ; HIGH                           ; Untyped                                      ;
; SPREAD_FREQUENCY              ; 0                              ; Untyped                                      ;
; DOWN_SPREAD                   ; 0                              ; Untyped                                      ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                            ; Untyped                                      ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                            ; Untyped                                      ;
; CLK9_MULTIPLY_BY              ; 0                              ; Untyped                                      ;
; CLK8_MULTIPLY_BY              ; 0                              ; Untyped                                      ;
; CLK7_MULTIPLY_BY              ; 0                              ; Untyped                                      ;
; CLK6_MULTIPLY_BY              ; 0                              ; Untyped                                      ;
; CLK5_MULTIPLY_BY              ; 1                              ; Untyped                                      ;
; CLK4_MULTIPLY_BY              ; 1                              ; Untyped                                      ;
; CLK3_MULTIPLY_BY              ; 1                              ; Untyped                                      ;
; CLK2_MULTIPLY_BY              ; 227                            ; Signed Integer                               ;
; CLK1_MULTIPLY_BY              ; 227                            ; Signed Integer                               ;
; CLK0_MULTIPLY_BY              ; 227                            ; Signed Integer                               ;
; CLK9_DIVIDE_BY                ; 0                              ; Untyped                                      ;
; CLK8_DIVIDE_BY                ; 0                              ; Untyped                                      ;
; CLK7_DIVIDE_BY                ; 0                              ; Untyped                                      ;
; CLK6_DIVIDE_BY                ; 0                              ; Untyped                                      ;
; CLK5_DIVIDE_BY                ; 1                              ; Untyped                                      ;
; CLK4_DIVIDE_BY                ; 1                              ; Untyped                                      ;
; CLK3_DIVIDE_BY                ; 1                              ; Untyped                                      ;
; CLK2_DIVIDE_BY                ; 40                             ; Signed Integer                               ;
; CLK1_DIVIDE_BY                ; 80                             ; Signed Integer                               ;
; CLK0_DIVIDE_BY                ; 40                             ; Signed Integer                               ;
; CLK9_PHASE_SHIFT              ; 0                              ; Untyped                                      ;
; CLK8_PHASE_SHIFT              ; 0                              ; Untyped                                      ;
; CLK7_PHASE_SHIFT              ; 0                              ; Untyped                                      ;
; CLK6_PHASE_SHIFT              ; 0                              ; Untyped                                      ;
; CLK5_PHASE_SHIFT              ; 0                              ; Untyped                                      ;
; CLK4_PHASE_SHIFT              ; 0                              ; Untyped                                      ;
; CLK3_PHASE_SHIFT              ; 0                              ; Untyped                                      ;
; CLK2_PHASE_SHIFT              ; 4405                           ; Untyped                                      ;
; CLK1_PHASE_SHIFT              ; 0                              ; Untyped                                      ;
; CLK0_PHASE_SHIFT              ; 0                              ; Untyped                                      ;
; CLK5_TIME_DELAY               ; 0                              ; Untyped                                      ;
; CLK4_TIME_DELAY               ; 0                              ; Untyped                                      ;
; CLK3_TIME_DELAY               ; 0                              ; Untyped                                      ;
; CLK2_TIME_DELAY               ; 0                              ; Untyped                                      ;
; CLK1_TIME_DELAY               ; 0                              ; Untyped                                      ;
; CLK0_TIME_DELAY               ; 0                              ; Untyped                                      ;
; CLK9_DUTY_CYCLE               ; 50                             ; Untyped                                      ;
; CLK8_DUTY_CYCLE               ; 50                             ; Untyped                                      ;
; CLK7_DUTY_CYCLE               ; 50                             ; Untyped                                      ;
; CLK6_DUTY_CYCLE               ; 50                             ; Untyped                                      ;
; CLK5_DUTY_CYCLE               ; 50                             ; Untyped                                      ;
; CLK4_DUTY_CYCLE               ; 50                             ; Untyped                                      ;
; CLK3_DUTY_CYCLE               ; 50                             ; Untyped                                      ;
; CLK2_DUTY_CYCLE               ; 50                             ; Signed Integer                               ;
; CLK1_DUTY_CYCLE               ; 50                             ; Signed Integer                               ;
; CLK0_DUTY_CYCLE               ; 50                             ; Signed Integer                               ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                            ; Untyped                                      ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                            ; Untyped                                      ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                            ; Untyped                                      ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                            ; Untyped                                      ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                            ; Untyped                                      ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                            ; Untyped                                      ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                            ; Untyped                                      ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                            ; Untyped                                      ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                            ; Untyped                                      ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                            ; Untyped                                      ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                            ; Untyped                                      ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                            ; Untyped                                      ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                            ; Untyped                                      ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                            ; Untyped                                      ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                            ; Untyped                                      ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                            ; Untyped                                      ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                            ; Untyped                                      ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                            ; Untyped                                      ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                            ; Untyped                                      ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                            ; Untyped                                      ;
; LOCK_WINDOW_UI                ;  0.05                          ; Untyped                                      ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                         ; Untyped                                      ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                         ; Untyped                                      ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                         ; Untyped                                      ;
; DPA_MULTIPLY_BY               ; 0                              ; Untyped                                      ;
; DPA_DIVIDE_BY                 ; 1                              ; Untyped                                      ;
; DPA_DIVIDER                   ; 0                              ; Untyped                                      ;
; EXTCLK3_MULTIPLY_BY           ; 1                              ; Untyped                                      ;
; EXTCLK2_MULTIPLY_BY           ; 1                              ; Untyped                                      ;
; EXTCLK1_MULTIPLY_BY           ; 1                              ; Untyped                                      ;
; EXTCLK0_MULTIPLY_BY           ; 1                              ; Untyped                                      ;
; EXTCLK3_DIVIDE_BY             ; 1                              ; Untyped                                      ;
; EXTCLK2_DIVIDE_BY             ; 1                              ; Untyped                                      ;
; EXTCLK1_DIVIDE_BY             ; 1                              ; Untyped                                      ;
; EXTCLK0_DIVIDE_BY             ; 1                              ; Untyped                                      ;
; EXTCLK3_PHASE_SHIFT           ; 0                              ; Untyped                                      ;
; EXTCLK2_PHASE_SHIFT           ; 0                              ; Untyped                                      ;
; EXTCLK1_PHASE_SHIFT           ; 0                              ; Untyped                                      ;
; EXTCLK0_PHASE_SHIFT           ; 0                              ; Untyped                                      ;
; EXTCLK3_TIME_DELAY            ; 0                              ; Untyped                                      ;
; EXTCLK2_TIME_DELAY            ; 0                              ; Untyped                                      ;
; EXTCLK1_TIME_DELAY            ; 0                              ; Untyped                                      ;
; EXTCLK0_TIME_DELAY            ; 0                              ; Untyped                                      ;
; EXTCLK3_DUTY_CYCLE            ; 50                             ; Untyped                                      ;
; EXTCLK2_DUTY_CYCLE            ; 50                             ; Untyped                                      ;
; EXTCLK1_DUTY_CYCLE            ; 50                             ; Untyped                                      ;
; EXTCLK0_DUTY_CYCLE            ; 50                             ; Untyped                                      ;
; VCO_MULTIPLY_BY               ; 0                              ; Untyped                                      ;
; VCO_DIVIDE_BY                 ; 0                              ; Untyped                                      ;
; SCLKOUT0_PHASE_SHIFT          ; 0                              ; Untyped                                      ;
; SCLKOUT1_PHASE_SHIFT          ; 0                              ; Untyped                                      ;
; VCO_MIN                       ; 0                              ; Untyped                                      ;
; VCO_MAX                       ; 0                              ; Untyped                                      ;
; VCO_CENTER                    ; 0                              ; Untyped                                      ;
; PFD_MIN                       ; 0                              ; Untyped                                      ;
; PFD_MAX                       ; 0                              ; Untyped                                      ;
; M_INITIAL                     ; 0                              ; Untyped                                      ;
; M                             ; 0                              ; Untyped                                      ;
; N                             ; 1                              ; Untyped                                      ;
; M2                            ; 1                              ; Untyped                                      ;
; N2                            ; 1                              ; Untyped                                      ;
; SS                            ; 1                              ; Untyped                                      ;
; C0_HIGH                       ; 0                              ; Untyped                                      ;
; C1_HIGH                       ; 0                              ; Untyped                                      ;
; C2_HIGH                       ; 0                              ; Untyped                                      ;
; C3_HIGH                       ; 0                              ; Untyped                                      ;
; C4_HIGH                       ; 0                              ; Untyped                                      ;
; C5_HIGH                       ; 0                              ; Untyped                                      ;
; C6_HIGH                       ; 0                              ; Untyped                                      ;
; C7_HIGH                       ; 0                              ; Untyped                                      ;
; C8_HIGH                       ; 0                              ; Untyped                                      ;
; C9_HIGH                       ; 0                              ; Untyped                                      ;
; C0_LOW                        ; 0                              ; Untyped                                      ;
; C1_LOW                        ; 0                              ; Untyped                                      ;
; C2_LOW                        ; 0                              ; Untyped                                      ;
; C3_LOW                        ; 0                              ; Untyped                                      ;
; C4_LOW                        ; 0                              ; Untyped                                      ;
; C5_LOW                        ; 0                              ; Untyped                                      ;
; C6_LOW                        ; 0                              ; Untyped                                      ;
; C7_LOW                        ; 0                              ; Untyped                                      ;
; C8_LOW                        ; 0                              ; Untyped                                      ;
; C9_LOW                        ; 0                              ; Untyped                                      ;
; C0_INITIAL                    ; 0                              ; Untyped                                      ;
; C1_INITIAL                    ; 0                              ; Untyped                                      ;
; C2_INITIAL                    ; 0                              ; Untyped                                      ;
; C3_INITIAL                    ; 0                              ; Untyped                                      ;
; C4_INITIAL                    ; 0                              ; Untyped                                      ;
; C5_INITIAL                    ; 0                              ; Untyped                                      ;
; C6_INITIAL                    ; 0                              ; Untyped                                      ;
; C7_INITIAL                    ; 0                              ; Untyped                                      ;
; C8_INITIAL                    ; 0                              ; Untyped                                      ;
; C9_INITIAL                    ; 0                              ; Untyped                                      ;
; C0_MODE                       ; BYPASS                         ; Untyped                                      ;
; C1_MODE                       ; BYPASS                         ; Untyped                                      ;
; C2_MODE                       ; BYPASS                         ; Untyped                                      ;
; C3_MODE                       ; BYPASS                         ; Untyped                                      ;
; C4_MODE                       ; BYPASS                         ; Untyped                                      ;
; C5_MODE                       ; BYPASS                         ; Untyped                                      ;
; C6_MODE                       ; BYPASS                         ; Untyped                                      ;
; C7_MODE                       ; BYPASS                         ; Untyped                                      ;
; C8_MODE                       ; BYPASS                         ; Untyped                                      ;
; C9_MODE                       ; BYPASS                         ; Untyped                                      ;
; C0_PH                         ; 0                              ; Untyped                                      ;
; C1_PH                         ; 0                              ; Untyped                                      ;
; C2_PH                         ; 0                              ; Untyped                                      ;
; C3_PH                         ; 0                              ; Untyped                                      ;
; C4_PH                         ; 0                              ; Untyped                                      ;
; C5_PH                         ; 0                              ; Untyped                                      ;
; C6_PH                         ; 0                              ; Untyped                                      ;
; C7_PH                         ; 0                              ; Untyped                                      ;
; C8_PH                         ; 0                              ; Untyped                                      ;
; C9_PH                         ; 0                              ; Untyped                                      ;
; L0_HIGH                       ; 1                              ; Untyped                                      ;
; L1_HIGH                       ; 1                              ; Untyped                                      ;
; G0_HIGH                       ; 1                              ; Untyped                                      ;
; G1_HIGH                       ; 1                              ; Untyped                                      ;
; G2_HIGH                       ; 1                              ; Untyped                                      ;
; G3_HIGH                       ; 1                              ; Untyped                                      ;
; E0_HIGH                       ; 1                              ; Untyped                                      ;
; E1_HIGH                       ; 1                              ; Untyped                                      ;
; E2_HIGH                       ; 1                              ; Untyped                                      ;
; E3_HIGH                       ; 1                              ; Untyped                                      ;
; L0_LOW                        ; 1                              ; Untyped                                      ;
; L1_LOW                        ; 1                              ; Untyped                                      ;
; G0_LOW                        ; 1                              ; Untyped                                      ;
; G1_LOW                        ; 1                              ; Untyped                                      ;
; G2_LOW                        ; 1                              ; Untyped                                      ;
; G3_LOW                        ; 1                              ; Untyped                                      ;
; E0_LOW                        ; 1                              ; Untyped                                      ;
; E1_LOW                        ; 1                              ; Untyped                                      ;
; E2_LOW                        ; 1                              ; Untyped                                      ;
; E3_LOW                        ; 1                              ; Untyped                                      ;
; L0_INITIAL                    ; 1                              ; Untyped                                      ;
; L1_INITIAL                    ; 1                              ; Untyped                                      ;
; G0_INITIAL                    ; 1                              ; Untyped                                      ;
; G1_INITIAL                    ; 1                              ; Untyped                                      ;
; G2_INITIAL                    ; 1                              ; Untyped                                      ;
; G3_INITIAL                    ; 1                              ; Untyped                                      ;
; E0_INITIAL                    ; 1                              ; Untyped                                      ;
; E1_INITIAL                    ; 1                              ; Untyped                                      ;
; E2_INITIAL                    ; 1                              ; Untyped                                      ;
; E3_INITIAL                    ; 1                              ; Untyped                                      ;
; L0_MODE                       ; BYPASS                         ; Untyped                                      ;
; L1_MODE                       ; BYPASS                         ; Untyped                                      ;
; G0_MODE                       ; BYPASS                         ; Untyped                                      ;
; G1_MODE                       ; BYPASS                         ; Untyped                                      ;
; G2_MODE                       ; BYPASS                         ; Untyped                                      ;
; G3_MODE                       ; BYPASS                         ; Untyped                                      ;
; E0_MODE                       ; BYPASS                         ; Untyped                                      ;
; E1_MODE                       ; BYPASS                         ; Untyped                                      ;
; E2_MODE                       ; BYPASS                         ; Untyped                                      ;
; E3_MODE                       ; BYPASS                         ; Untyped                                      ;
; L0_PH                         ; 0                              ; Untyped                                      ;
; L1_PH                         ; 0                              ; Untyped                                      ;
; G0_PH                         ; 0                              ; Untyped                                      ;
; G1_PH                         ; 0                              ; Untyped                                      ;
; G2_PH                         ; 0                              ; Untyped                                      ;
; G3_PH                         ; 0                              ; Untyped                                      ;
; E0_PH                         ; 0                              ; Untyped                                      ;
; E1_PH                         ; 0                              ; Untyped                                      ;
; E2_PH                         ; 0                              ; Untyped                                      ;
; E3_PH                         ; 0                              ; Untyped                                      ;
; M_PH                          ; 0                              ; Untyped                                      ;
; C1_USE_CASC_IN                ; OFF                            ; Untyped                                      ;
; C2_USE_CASC_IN                ; OFF                            ; Untyped                                      ;
; C3_USE_CASC_IN                ; OFF                            ; Untyped                                      ;
; C4_USE_CASC_IN                ; OFF                            ; Untyped                                      ;
; C5_USE_CASC_IN                ; OFF                            ; Untyped                                      ;
; C6_USE_CASC_IN                ; OFF                            ; Untyped                                      ;
; C7_USE_CASC_IN                ; OFF                            ; Untyped                                      ;
; C8_USE_CASC_IN                ; OFF                            ; Untyped                                      ;
; C9_USE_CASC_IN                ; OFF                            ; Untyped                                      ;
; CLK0_COUNTER                  ; G0                             ; Untyped                                      ;
; CLK1_COUNTER                  ; G0                             ; Untyped                                      ;
; CLK2_COUNTER                  ; G0                             ; Untyped                                      ;
; CLK3_COUNTER                  ; G0                             ; Untyped                                      ;
; CLK4_COUNTER                  ; G0                             ; Untyped                                      ;
; CLK5_COUNTER                  ; G0                             ; Untyped                                      ;
; CLK6_COUNTER                  ; E0                             ; Untyped                                      ;
; CLK7_COUNTER                  ; E1                             ; Untyped                                      ;
; CLK8_COUNTER                  ; E2                             ; Untyped                                      ;
; CLK9_COUNTER                  ; E3                             ; Untyped                                      ;
; L0_TIME_DELAY                 ; 0                              ; Untyped                                      ;
; L1_TIME_DELAY                 ; 0                              ; Untyped                                      ;
; G0_TIME_DELAY                 ; 0                              ; Untyped                                      ;
; G1_TIME_DELAY                 ; 0                              ; Untyped                                      ;
; G2_TIME_DELAY                 ; 0                              ; Untyped                                      ;
; G3_TIME_DELAY                 ; 0                              ; Untyped                                      ;
; E0_TIME_DELAY                 ; 0                              ; Untyped                                      ;
; E1_TIME_DELAY                 ; 0                              ; Untyped                                      ;
; E2_TIME_DELAY                 ; 0                              ; Untyped                                      ;
; E3_TIME_DELAY                 ; 0                              ; Untyped                                      ;
; M_TIME_DELAY                  ; 0                              ; Untyped                                      ;
; N_TIME_DELAY                  ; 0                              ; Untyped                                      ;
; EXTCLK3_COUNTER               ; E3                             ; Untyped                                      ;
; EXTCLK2_COUNTER               ; E2                             ; Untyped                                      ;
; EXTCLK1_COUNTER               ; E1                             ; Untyped                                      ;
; EXTCLK0_COUNTER               ; E0                             ; Untyped                                      ;
; ENABLE0_COUNTER               ; L0                             ; Untyped                                      ;
; ENABLE1_COUNTER               ; L0                             ; Untyped                                      ;
; CHARGE_PUMP_CURRENT           ; 2                              ; Untyped                                      ;
; LOOP_FILTER_R                 ;  1.000000                      ; Untyped                                      ;
; LOOP_FILTER_C                 ; 5                              ; Untyped                                      ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                           ; Untyped                                      ;
; LOOP_FILTER_R_BITS            ; 9999                           ; Untyped                                      ;
; LOOP_FILTER_C_BITS            ; 9999                           ; Untyped                                      ;
; VCO_POST_SCALE                ; 0                              ; Untyped                                      ;
; CLK2_OUTPUT_FREQUENCY         ; 0                              ; Untyped                                      ;
; CLK1_OUTPUT_FREQUENCY         ; 0                              ; Untyped                                      ;
; CLK0_OUTPUT_FREQUENCY         ; 0                              ; Untyped                                      ;
; INTENDED_DEVICE_FAMILY        ; Cyclone III                    ; Untyped                                      ;
; PORT_CLKENA0                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLKENA1                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLKENA2                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLKENA3                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLKENA4                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLKENA5                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY              ; Untyped                                      ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY              ; Untyped                                      ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY              ; Untyped                                      ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY              ; Untyped                                      ;
; PORT_EXTCLK0                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_EXTCLK1                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_EXTCLK2                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_EXTCLK3                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLKBAD0                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLKBAD1                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLK0                     ; PORT_USED                      ; Untyped                                      ;
; PORT_CLK1                     ; PORT_USED                      ; Untyped                                      ;
; PORT_CLK2                     ; PORT_USED                      ; Untyped                                      ;
; PORT_CLK3                     ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLK4                     ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLK5                     ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLK6                     ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLK7                     ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLK8                     ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLK9                     ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_SCANDATA                 ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_SCANDATAOUT              ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_SCANDONE                 ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY              ; Untyped                                      ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY              ; Untyped                                      ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLKLOSS                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_INCLK1                   ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_INCLK0                   ; PORT_USED                      ; Untyped                                      ;
; PORT_FBIN                     ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_PLLENA                   ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_CLKSWITCH                ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_ARESET                   ; PORT_USED                      ; Untyped                                      ;
; PORT_PFDENA                   ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_SCANCLK                  ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_SCANACLR                 ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_SCANREAD                 ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_SCANWRITE                ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY              ; Untyped                                      ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY              ; Untyped                                      ;
; PORT_LOCKED                   ; PORT_USED                      ; Untyped                                      ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY              ; Untyped                                      ;
; PORT_PHASEDONE                ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_PHASESTEP                ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_SCANCLKENA               ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED                    ; Untyped                                      ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY              ; Untyped                                      ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY              ; Untyped                                      ;
; M_TEST_SOURCE                 ; 5                              ; Untyped                                      ;
; C0_TEST_SOURCE                ; 5                              ; Untyped                                      ;
; C1_TEST_SOURCE                ; 5                              ; Untyped                                      ;
; C2_TEST_SOURCE                ; 5                              ; Untyped                                      ;
; C3_TEST_SOURCE                ; 5                              ; Untyped                                      ;
; C4_TEST_SOURCE                ; 5                              ; Untyped                                      ;
; C5_TEST_SOURCE                ; 5                              ; Untyped                                      ;
; C6_TEST_SOURCE                ; 5                              ; Untyped                                      ;
; C7_TEST_SOURCE                ; 5                              ; Untyped                                      ;
; C8_TEST_SOURCE                ; 5                              ; Untyped                                      ;
; C9_TEST_SOURCE                ; 5                              ; Untyped                                      ;
; CBXI_PARAMETER                ; pll_pal_post_altpll            ; Untyped                                      ;
; VCO_FREQUENCY_CONTROL         ; AUTO                           ; Untyped                                      ;
; VCO_PHASE_SHIFT_STEP          ; 0                              ; Untyped                                      ;
; WIDTH_CLOCK                   ; 5                              ; Signed Integer                               ;
; WIDTH_PHASECOUNTERSELECT      ; 4                              ; Untyped                                      ;
; USING_FBMIMICBIDIR_PORT       ; OFF                            ; Untyped                                      ;
; DEVICE_FAMILY                 ; Cyclone III                    ; Untyped                                      ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                         ; Untyped                                      ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                            ; Untyped                                      ;
; AUTO_CARRY_CHAINS             ; ON                             ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS          ; OFF                            ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS           ; ON                             ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS        ; OFF                            ; IGNORE_CASCADE                               ;
+-------------------------------+--------------------------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1 ;
+----------------+-------+---------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                ;
+----------------+-------+---------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                      ;
; video_bits     ; 8     ; Signed Integer                                                      ;
; palette        ; 0     ; Signed Integer                                                      ;
; internal_rom   ; 0     ; Signed Integer                                                      ;
; internal_ram   ; 0     ; Signed Integer                                                      ;
; low_memory     ; 0     ; Signed Integer                                                      ;
; stereo         ; 1     ; Signed Integer                                                      ;
; covox          ; 1     ; Signed Integer                                                      ;
+----------------+-------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0 ;
+----------------+----------+---------------------------------------------------------------------------------------+
; Parameter Name ; Value    ; Type                                                                                  ;
+----------------+----------+---------------------------------------------------------------------------------------+
; cycle_length   ; 32       ; Signed Integer                                                                        ;
; line_length    ; 114      ; Signed Integer                                                                        ;
; min_lines      ; 0        ; Signed Integer                                                                        ;
; max_lines      ; 227      ; Signed Integer                                                                        ;
; reverse        ; 1        ; Signed Integer                                                                        ;
; force_to       ; 01100100 ; Unsigned Binary                                                                       ;
+----------------+----------+---------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; count          ; 101   ; Signed Integer                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1 ;
+----------------+----------+---------------------------------------------------------------------------------------+
; Parameter Name ; Value    ; Type                                                                                  ;
+----------------+----------+---------------------------------------------------------------------------------------+
; cycle_length   ; 32       ; Signed Integer                                                                        ;
; line_length    ; 114      ; Signed Integer                                                                        ;
; min_lines      ; 0        ; Signed Integer                                                                        ;
; max_lines      ; 227      ; Signed Integer                                                                        ;
; reverse        ; 1        ; Signed Integer                                                                        ;
; force_to       ; 01100100 ; Unsigned Binary                                                                       ;
+----------------+----------+---------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; count          ; 101   ; Signed Integer                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2 ;
+----------------+----------+---------------------------------------------------------------------------------------+
; Parameter Name ; Value    ; Type                                                                                  ;
+----------------+----------+---------------------------------------------------------------------------------------+
; cycle_length   ; 32       ; Signed Integer                                                                        ;
; line_length    ; 114      ; Signed Integer                                                                        ;
; min_lines      ; 0        ; Signed Integer                                                                        ;
; max_lines      ; 227      ; Signed Integer                                                                        ;
; reverse        ; 1        ; Signed Integer                                                                        ;
; force_to       ; 01100100 ; Unsigned Binary                                                                       ;
+----------------+----------+---------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; count          ; 101   ; Signed Integer                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3 ;
+----------------+----------+---------------------------------------------------------------------------------------+
; Parameter Name ; Value    ; Type                                                                                  ;
+----------------+----------+---------------------------------------------------------------------------------------+
; cycle_length   ; 32       ; Signed Integer                                                                        ;
; line_length    ; 114      ; Signed Integer                                                                        ;
; min_lines      ; 0        ; Signed Integer                                                                        ;
; max_lines      ; 227      ; Signed Integer                                                                        ;
; reverse        ; 1        ; Signed Integer                                                                        ;
; force_to       ; 01100100 ; Unsigned Binary                                                                       ;
+----------------+----------+---------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; count          ; 101   ; Signed Integer                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|internalromram:internalromram1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; internal_rom   ; 0     ; Signed Integer                                                                                     ;
; internal_ram   ; 0     ; Signed Integer                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl ;
+----------------+-------+---------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                                              ;
; video_bits     ; 8     ; Signed Integer                                                                              ;
; palette        ; 0     ; Signed Integer                                                                              ;
; low_memory     ; 0     ; Signed Integer                                                                              ;
; stereo         ; 1     ; Signed Integer                                                                              ;
; covox          ; 1     ; Signed Integer                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                                                        ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 31    ; Signed Integer                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; enable_jam     ; true  ; Enumerated                                                                                                                      ;
; pipelineopcode ; false ; Enumerated                                                                                                                      ;
; pipelinealumux ; false ; Enumerated                                                                                                                      ;
; pipelinealuout ; false ; Enumerated                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                                                           ;
+----------------+-------+----------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; store_width    ; 16    ; Signed Integer                                                                                                                                   ;
; count_width    ; 12    ; Signed Integer                                                                                                                                   ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; store_width    ; 16    ; Signed Integer                                                                                                                                    ;
; count_width    ; 10    ; Signed Integer                                                                                                                                    ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 8     ; Signed Integer                                                                                                                                    ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 4     ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 4     ; Signed Integer                                                                                                                                      ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                                       ;
; width          ; 2     ; Signed Integer                                                                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1 ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
; bytes          ; 48    ; Signed Integer                                                                                                              ;
; width          ; 6     ; Signed Integer                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                           ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 6     ; Signed Integer                                                                                                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                                        ;
; width          ; 4     ; Signed Integer                                                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 64    ; Signed Integer                                                                                                                        ;
; width          ; 7     ; Signed Integer                                                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; count          ; 48    ; Signed Integer                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|complete_address_decoder:decode_addr1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                       ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                             ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                             ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                                   ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                             ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                                   ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                             ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                                   ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                             ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                                   ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:stimer_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                        ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 28    ; Signed Integer                                                                                                                                              ;
; resetcount     ; 6     ; Signed Integer                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                        ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 114   ; Signed Integer                                                                                                                                              ;
; resetcount     ; 33    ; Signed Integer                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|complete_address_decoder:decode_addr1 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 2     ; Signed Integer                                                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                             ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; low_memory     ; 0     ; Signed Integer                                                                                                   ;
; stereo         ; 1     ; Signed Integer                                                                                                   ;
; system         ; 0     ; Signed Integer                                                                                                   ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address_width  ; 7     ; Signed Integer                                                                                                                                                       ;
; space          ; 128   ; Signed Integer                                                                                                                                                       ;
; data_width     ; 8     ; Signed Integer                                                                                                                                                       ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:stimer_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 28    ; Signed Integer                                                                                                                                  ;
; resetcount     ; 6     ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 114   ; Signed Integer                                                                                                                                  ;
; resetcount     ; 33    ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|complete_address_decoder:decode_addr1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 5     ; Signed Integer                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 8     ; Signed Integer                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; count          ; 15    ; Signed Integer                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; count          ; 15    ; Signed Integer                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; count          ; 8     ; Signed Integer                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                           ;
; width          ; 6     ; Signed Integer                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                          ;
; width          ; 2     ; Signed Integer                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                            ;
; width          ; 2     ; Signed Integer                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                     ;
; width          ; 7     ; Signed Integer                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                     ;
; width          ; 8     ; Signed Integer                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                               ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; bytes          ; 16    ; Signed Integer                                                                                                     ;
; width          ; 4     ; Signed Integer                                                                                                     ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                               ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; bytes          ; 16    ; Signed Integer                                                                                                     ;
; width          ; 4     ; Signed Integer                                                                                                     ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                             ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; bytes          ; 32    ; Signed Integer                                                                                                   ;
; width          ; 5     ; Signed Integer                                                                                                   ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 5     ; Signed Integer                                                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; bytes          ; 16    ; Signed Integer                                                                                                    ;
; width          ; 4     ; Signed Integer                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                                       ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:\gen_covox_on:covox1|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 2     ; Signed Integer                                                                                                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: chameleon_1mhz:my1Mhz ;
+--------------------+-------+---------------------------------------+
; Parameter Name     ; Value ; Type                                  ;
+--------------------+-------+---------------------------------------+
; clk_ticks_per_usec ; 113   ; Signed Integer                        ;
+--------------------+-------+---------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: chameleon_io:chameleon_io ;
+------------------------+-------+---------------------------------------+
; Parameter Name         ; Value ; Type                                  ;
+------------------------+-------+---------------------------------------+
; enable_docking_station ; true  ; Enumerated                            ;
; enable_c64_joykeyb     ; true  ; Enumerated                            ;
; enable_c64_4player     ; true  ; Enumerated                            ;
; enable_raw_spi         ; true  ; Enumerated                            ;
; enable_iec_access      ; false ; Enumerated                            ;
+------------------------+-------+---------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb ;
+----------------+-------+-------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------+
; enable_4player ; true  ; Enumerated                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: sdram_statemachine:sdram_adaptor ;
+----------------+-------+------------------------------------------------------+
; Parameter Name ; Value ; Type                                                 ;
+----------------+-------+------------------------------------------------------+
; address_width  ; 22    ; Signed Integer                                       ;
; row_width      ; 12    ; Signed Integer                                       ;
; ap_bit         ; 10    ; Signed Integer                                       ;
; column_width   ; 8     ; Signed Integer                                       ;
+----------------+-------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1 ;
+----------------+-------+---------------------------------------------------+
; Parameter Name ; Value ; Type                                              ;
+----------------+-------+---------------------------------------------------+
; ps2_enable     ; 1     ; Signed Integer                                    ;
; direct_enable  ; 0     ; Signed Integer                                    ;
+----------------+-------+---------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                           ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------+
; count          ; 256   ; Signed Integer                                                                                                 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu ;
+----------------+-------+---------------------------------+
; Parameter Name ; Value ; Type                            ;
+----------------+-------+---------------------------------+
; platform       ; 1     ; Signed Integer                  ;
; spi_clock_div  ; 16    ; Signed Integer                  ;
; memory         ; 4096  ; Signed Integer                  ;
; usb            ; 0     ; Signed Integer                  ;
+----------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu ;
+----------------+-------+---------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                      ;
+----------------+-------+---------------------------------------------------------------------------+
; word_size      ; 32    ; Signed Integer                                                            ;
; addr_w         ; 24    ; Signed Integer                                                            ;
; mem_w          ; 16    ; Signed Integer                                                            ;
; d_care_val     ; 'X'   ; Enumerated                                                                ;
; mult_pipe      ; false ; Enumerated                                                                ;
; binop_pipe     ; 0     ; Signed Integer                                                            ;
; ena_level0     ; true  ; Enumerated                                                                ;
; ena_level1     ; true  ; Enumerated                                                                ;
; ena_level2     ; true  ; Enumerated                                                                ;
; ena_lshr       ; true  ; Enumerated                                                                ;
; ena_idle       ; false ; Enumerated                                                                ;
; fast_fetch     ; true  ; Enumerated                                                                ;
+----------------+-------+---------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs ;
+----------------+-------+-------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                        ;
+----------------+-------+-------------------------------------------------------------+
; platform       ; 1     ; Signed Integer                                              ;
; spi_clock_div  ; 16    ; Signed Integer                                              ;
; usb            ; 0     ; Signed Integer                                              ;
+----------------+-------+-------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                   ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; width          ; 3     ; Signed Integer                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1 ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; slaves         ; 1     ; Signed Integer                                                                     ;
; d_width        ; 8     ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|complete_address_decoder:decode_addr1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                   ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                         ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                      ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                   ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                         ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                      ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                   ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                         ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                      ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                   ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                         ;
+-----------------+-------+------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                      ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|delay_line:stimer_delay ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                               ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                     ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_64_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; count          ; 28    ; Signed Integer                                                                                                                    ;
; resetcount     ; 6     ; Signed Integer                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|syncreset_enable_divider:enable_15_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; count          ; 114   ; Signed Integer                                                                                                                    ;
; resetcount     ; 33    ; Signed Integer                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1|delay_line:serout_clock_delay ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                     ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                           ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|complete_address_decoder:decode_addr1 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|complete_address_decoder:decode_addr1 ;
+----------------+-------+-----------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                  ;
+----------------+-------+-----------------------------------------------------------------------+
; width          ; 2     ; Signed Integer                                                        ;
+----------------+-------+-----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24 ;
+----------------+-------+-------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                        ;
+----------------+-------+-------------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                              ;
; space          ; 1024  ; Signed Integer                                              ;
; data_width     ; 8     ; Signed Integer                                              ;
+----------------+-------+-------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16 ;
+----------------+-------+------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                       ;
+----------------+-------+------------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                             ;
; space          ; 1024  ; Signed Integer                                             ;
; data_width     ; 8     ; Signed Integer                                             ;
+----------------+-------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8 ;
+----------------+-------+------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                       ;
+----------------+-------+------------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                             ;
; space          ; 1024  ; Signed Integer                                             ;
; data_width     ; 8     ; Signed Integer                                             ;
+----------------+-------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0 ;
+----------------+-------+-----------------------------------------------------------+
; Parameter Name ; Value ; Type                                                      ;
+----------------+-------+-----------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                            ;
; space          ; 1024  ; Signed Integer                                            ;
; data_width     ; 8     ; Signed Integer                                            ;
+----------------+-------+-----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: enable_divider:enable_179_clock_div_zpu_pokey ;
+----------------+-------+-------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                              ;
+----------------+-------+-------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                    ;
+----------------+-------+-------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: scandoubler:scandoubler1 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; video_bits     ; 5     ; Signed Integer                               ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: scandoubler:scandoubler1|delay_line:hsync_delay ;
+----------------+-------+---------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                ;
+----------------+-------+---------------------------------------------------------------------+
; count          ; 128   ; Signed Integer                                                      ;
+----------------+-------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: enable_divider:my10khz ;
+----------------+-------+--------------------------------------------+
; Parameter Name ; Value ; Type                                       ;
+----------------+-------+--------------------------------------------+
; count          ; 5700  ; Signed Integer                             ;
+----------------+-------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: enable_divider:my10hz ;
+----------------+-------+-------------------------------------------+
; Parameter Name ; Value ; Type                                      ;
+----------------+-------+-------------------------------------------+
; count          ; 1000  ; Signed Integer                            ;
+----------------+-------+-------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: chameleon_usb:usb|gen_usart:myUsart ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; bits           ; 9     ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0              ;
+------------------------------------+-----------------------------------------------+----------------+
; Parameter Name                     ; Value                                         ; Type           ;
+------------------------------------+-----------------------------------------------+----------------+
; BYTE_SIZE_BLOCK                    ; 8                                             ; Untyped        ;
; AUTO_CARRY_CHAINS                  ; ON                                            ; AUTO_CARRY     ;
; IGNORE_CARRY_BUFFERS               ; OFF                                           ; IGNORE_CARRY   ;
; AUTO_CASCADE_CHAINS                ; ON                                            ; AUTO_CASCADE   ;
; IGNORE_CASCADE_BUFFERS             ; OFF                                           ; IGNORE_CASCADE ;
; WIDTH_BYTEENA                      ; 1                                             ; Untyped        ;
; OPERATION_MODE                     ; ROM                                           ; Untyped        ;
; WIDTH_A                            ; 32                                            ; Untyped        ;
; WIDTHAD_A                          ; 12                                            ; Untyped        ;
; NUMWORDS_A                         ; 4096                                          ; Untyped        ;
; OUTDATA_REG_A                      ; UNREGISTERED                                  ; Untyped        ;
; ADDRESS_ACLR_A                     ; NONE                                          ; Untyped        ;
; OUTDATA_ACLR_A                     ; NONE                                          ; Untyped        ;
; WRCONTROL_ACLR_A                   ; NONE                                          ; Untyped        ;
; INDATA_ACLR_A                      ; NONE                                          ; Untyped        ;
; BYTEENA_ACLR_A                     ; NONE                                          ; Untyped        ;
; WIDTH_B                            ; 1                                             ; Untyped        ;
; WIDTHAD_B                          ; 1                                             ; Untyped        ;
; NUMWORDS_B                         ; 1                                             ; Untyped        ;
; INDATA_REG_B                       ; CLOCK1                                        ; Untyped        ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                                        ; Untyped        ;
; RDCONTROL_REG_B                    ; CLOCK1                                        ; Untyped        ;
; ADDRESS_REG_B                      ; CLOCK1                                        ; Untyped        ;
; OUTDATA_REG_B                      ; UNREGISTERED                                  ; Untyped        ;
; BYTEENA_REG_B                      ; CLOCK1                                        ; Untyped        ;
; INDATA_ACLR_B                      ; NONE                                          ; Untyped        ;
; WRCONTROL_ACLR_B                   ; NONE                                          ; Untyped        ;
; ADDRESS_ACLR_B                     ; NONE                                          ; Untyped        ;
; OUTDATA_ACLR_B                     ; NONE                                          ; Untyped        ;
; RDCONTROL_ACLR_B                   ; NONE                                          ; Untyped        ;
; BYTEENA_ACLR_B                     ; NONE                                          ; Untyped        ;
; WIDTH_BYTEENA_A                    ; 1                                             ; Untyped        ;
; WIDTH_BYTEENA_B                    ; 1                                             ; Untyped        ;
; RAM_BLOCK_TYPE                     ; AUTO                                          ; Untyped        ;
; BYTE_SIZE                          ; 8                                             ; Untyped        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                     ; Untyped        ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ                          ; Untyped        ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ                          ; Untyped        ;
; INIT_FILE                          ; db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif ; Untyped        ;
; INIT_FILE_LAYOUT                   ; PORT_A                                        ; Untyped        ;
; MAXIMUM_DEPTH                      ; 0                                             ; Untyped        ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                                        ; Untyped        ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                                        ; Untyped        ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                                        ; Untyped        ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                                        ; Untyped        ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                               ; Untyped        ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                               ; Untyped        ;
; ENABLE_ECC                         ; FALSE                                         ; Untyped        ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                                         ; Untyped        ;
; WIDTH_ECCSTATUS                    ; 3                                             ; Untyped        ;
; DEVICE_FAMILY                      ; Cyclone III                                   ; Untyped        ;
; CBXI_PARAMETER                     ; altsyncram_cc71                               ; Untyped        ;
+------------------------------------+-----------------------------------------------+----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+---------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                    ;
+------------------------------------+----------------------+---------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                 ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                              ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                            ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                            ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                          ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                 ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                 ;
; WIDTH_A                            ; 8                    ; Untyped                                                 ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                 ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                 ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                 ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                 ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WIDTH_B                            ; 1                    ; Untyped                                                 ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                 ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                 ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                 ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                 ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                 ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                 ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                 ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                 ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                 ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                 ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                 ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                 ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                 ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                 ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                 ;
; CBXI_PARAMETER                     ; altsyncram_9f41      ; Untyped                                                 ;
+------------------------------------+----------------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+--------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                   ;
+------------------------------------+----------------------+--------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                             ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                           ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                           ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                         ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                ;
; WIDTH_A                            ; 8                    ; Untyped                                                ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WIDTH_B                            ; 1                    ; Untyped                                                ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                ;
; CBXI_PARAMETER                     ; altsyncram_9f41      ; Untyped                                                ;
+------------------------------------+----------------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+--------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                   ;
+------------------------------------+----------------------+--------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                             ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                           ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                           ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                         ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                ;
; WIDTH_A                            ; 8                    ; Untyped                                                ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WIDTH_B                            ; 1                    ; Untyped                                                ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                ;
; CBXI_PARAMETER                     ; altsyncram_9f41      ; Untyped                                                ;
+------------------------------------+----------------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+-------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                  ;
+------------------------------------+----------------------+-------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                               ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                            ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                          ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                          ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                        ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                               ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                               ;
; WIDTH_A                            ; 8                    ; Untyped                                               ;
; WIDTHAD_A                          ; 10                   ; Untyped                                               ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                               ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                               ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                               ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                               ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                               ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                               ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                               ;
; WIDTH_B                            ; 1                    ; Untyped                                               ;
; WIDTHAD_B                          ; 1                    ; Untyped                                               ;
; NUMWORDS_B                         ; 1                    ; Untyped                                               ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                               ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                               ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                               ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                               ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                               ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                               ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                               ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                               ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                               ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                               ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                               ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                               ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                               ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                               ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                               ;
; BYTE_SIZE                          ; 8                    ; Untyped                                               ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                               ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                               ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                               ;
; INIT_FILE                          ; UNUSED               ; Untyped                                               ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                               ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                               ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                               ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                               ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                               ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                               ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                               ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                               ;
; CBXI_PARAMETER                     ; altsyncram_9f41      ; Untyped                                               ;
+------------------------------------+----------------------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                                                                                                             ;
+------------------------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                                                                                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                                                                                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                                                                                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                                                                                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                                                                                                                   ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                                                                                                                          ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                                                                                                                          ;
; WIDTH_A                            ; 8                    ; Untyped                                                                                                                                                          ;
; WIDTHAD_A                          ; 7                    ; Untyped                                                                                                                                                          ;
; NUMWORDS_A                         ; 128                  ; Untyped                                                                                                                                                          ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                                                                                                                          ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                          ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                                                                                                                          ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                                                                                                                          ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                          ;
; WIDTH_B                            ; 1                    ; Untyped                                                                                                                                                          ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                                                                                                                          ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                                                                                                                          ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                                                                                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                                                                                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                                                                                                                          ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                                                                                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                                                                                                                          ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                                                                                                                          ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                                                                                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                                                          ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                          ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                                                          ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                          ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                                                                                                                          ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                                                                                                                          ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                                                                                                                          ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                                                                                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                                                                                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                                                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                                                                                          ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                                                                                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                                                                                                                          ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                                                          ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                                                                                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                                                                                                                          ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                                                                                                                          ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                                                                                                                          ;
; CBXI_PARAMETER                     ; altsyncram_jc41      ; Untyped                                                                                                                                                          ;
+------------------------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                             ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                          ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                        ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                        ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                      ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                             ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                             ;
; WIDTH_A                            ; 8                    ; Untyped                                                             ;
; WIDTHAD_A                          ; 11                   ; Untyped                                                             ;
; NUMWORDS_A                         ; 1825                 ; Untyped                                                             ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                             ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                             ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                             ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; WIDTH_B                            ; 1                    ; Untyped                                                             ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                             ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                             ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                             ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                             ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                             ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                             ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                             ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                             ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                             ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                             ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                             ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                             ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                             ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                             ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_PORT_A      ; OLD_DATA             ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                             ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                             ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                             ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                             ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                             ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                             ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                             ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                             ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                             ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                             ;
; CBXI_PARAMETER                     ; altsyncram_2e81      ; Untyped                                                             ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                             ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                          ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                        ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                        ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                      ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                             ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                             ;
; WIDTH_A                            ; 8                    ; Untyped                                                             ;
; WIDTHAD_A                          ; 11                   ; Untyped                                                             ;
; NUMWORDS_A                         ; 1825                 ; Untyped                                                             ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                             ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                             ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                             ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; WIDTH_B                            ; 1                    ; Untyped                                                             ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                             ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                             ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                             ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                             ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                             ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                             ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                             ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                             ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                             ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                             ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                             ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                             ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                             ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                             ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_PORT_A      ; OLD_DATA             ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                             ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                             ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                             ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                             ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                             ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                             ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                             ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                             ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                             ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                             ;
; CBXI_PARAMETER                     ; altsyncram_2e81      ; Untyped                                                             ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0 ;
+----------------+----------------+----------------------------------------------------------------------------------------------+
; Parameter Name ; Value          ; Type                                                                                         ;
+----------------+----------------+----------------------------------------------------------------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                                                                      ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                                                                      ;
; TAP_DISTANCE   ; 128            ; Untyped                                                                                      ;
; WIDTH          ; 1              ; Untyped                                                                                      ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                                                                      ;
; CBXI_PARAMETER ; shift_taps_nkm ; Untyped                                                                                      ;
+----------------+----------------+----------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0 ;
+----------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value          ; Type                                                                                                                                                           ;
+----------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                                                                                                                                        ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                                                                                                                                        ;
; TAP_DISTANCE   ; 64             ; Untyped                                                                                                                                                        ;
; WIDTH          ; 7              ; Untyped                                                                                                                                                        ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                                                                                                                                        ;
; CBXI_PARAMETER ; shift_taps_cjm ; Untyped                                                                                                                                                        ;
+----------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0 ;
+----------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value          ; Type                                                                                                                                                           ;
+----------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                                                                                                                                        ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                                                                                                                                        ;
; TAP_DISTANCE   ; 32             ; Untyped                                                                                                                                                        ;
; WIDTH          ; 6              ; Untyped                                                                                                                                                        ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                                                                                                                                        ;
; CBXI_PARAMETER ; shift_taps_6jm ; Untyped                                                                                                                                                        ;
+----------------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0 ;
+----------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value          ; Type                                                                                                                                                         ;
+----------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                                                                                                                                      ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                                                                                                                                      ;
; TAP_DISTANCE   ; 5              ; Untyped                                                                                                                                                      ;
; WIDTH          ; 64             ; Untyped                                                                                                                                                      ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                                                                                                                                      ;
; CBXI_PARAMETER ; shift_taps_n4n ; Untyped                                                                                                                                                      ;
+----------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0 ;
+----------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value          ; Type                                                                                                                                                        ;
+----------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                                                                                                                                     ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                                                                                                                                     ;
; TAP_DISTANCE   ; 4              ; Untyped                                                                                                                                                     ;
; WIDTH          ; 16             ; Untyped                                                                                                                                                     ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                                                                                                                                     ;
; CBXI_PARAMETER ; shift_taps_j4n ; Untyped                                                                                                                                                     ;
+----------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0 ;
+------------------------------------------------+-------------+--------------------------------------------------------+
; Parameter Name                                 ; Value       ; Type                                                   ;
+------------------------------------------------+-------------+--------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                                             ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                                           ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                                           ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE                                         ;
; LPM_WIDTHA                                     ; 32          ; Untyped                                                ;
; LPM_WIDTHB                                     ; 32          ; Untyped                                                ;
; LPM_WIDTHP                                     ; 64          ; Untyped                                                ;
; LPM_WIDTHR                                     ; 64          ; Untyped                                                ;
; LPM_WIDTHS                                     ; 1           ; Untyped                                                ;
; LPM_REPRESENTATION                             ; UNSIGNED    ; Untyped                                                ;
; LPM_PIPELINE                                   ; 0           ; Untyped                                                ;
; LATENCY                                        ; 0           ; Untyped                                                ;
; INPUT_A_IS_CONSTANT                            ; NO          ; Untyped                                                ;
; INPUT_B_IS_CONSTANT                            ; NO          ; Untyped                                                ;
; USE_EAB                                        ; OFF         ; Untyped                                                ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                                                ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                                                ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                                                ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K                                    ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                                                ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                                                ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                                                ;
; CBXI_PARAMETER                                 ; mult_ubt    ; Untyped                                                ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                                                ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                                                ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                                                ;
+------------------------------------------------+-------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0 ;
+------------------------------------------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value       ; Type                                                                                                                                                             ;
+------------------------------------------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                                                                                                                                                       ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                                                                                                                                                     ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                                                                                                                                                     ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE                                                                                                                                                   ;
; LPM_WIDTHA                                     ; 16          ; Untyped                                                                                                                                                          ;
; LPM_WIDTHB                                     ; 6           ; Untyped                                                                                                                                                          ;
; LPM_WIDTHP                                     ; 22          ; Untyped                                                                                                                                                          ;
; LPM_WIDTHR                                     ; 22          ; Untyped                                                                                                                                                          ;
; LPM_WIDTHS                                     ; 1           ; Untyped                                                                                                                                                          ;
; LPM_REPRESENTATION                             ; SIGNED      ; Untyped                                                                                                                                                          ;
; LPM_PIPELINE                                   ; 0           ; Untyped                                                                                                                                                          ;
; LATENCY                                        ; 0           ; Untyped                                                                                                                                                          ;
; INPUT_A_IS_CONSTANT                            ; NO          ; Untyped                                                                                                                                                          ;
; INPUT_B_IS_CONSTANT                            ; NO          ; Untyped                                                                                                                                                          ;
; USE_EAB                                        ; OFF         ; Untyped                                                                                                                                                          ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                                                                                                                                                          ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                                                                                                                                                          ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                                                                                                                                                          ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K                                                                                                                                              ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                                                                                                                                                          ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                                                                                                                                                          ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                                                                                                                                                          ;
; CBXI_PARAMETER                                 ; mult_83t    ; Untyped                                                                                                                                                          ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                                                                                                                                                          ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                                                                                                                                                          ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                                                                                                                                                          ;
+------------------------------------------------+-------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                                                     ;
+-------------------------------+------------------------------------------------------------------+
; Name                          ; Value                                                            ;
+-------------------------------+------------------------------------------------------------------+
; Number of entity instances    ; 2                                                                ;
; Entity Instance               ; pll_pre:chameleon_pll|altpll:altpll_component                    ;
;     -- OPERATION_MODE         ; NORMAL                                                           ;
;     -- PLL_TYPE               ; AUTO                                                             ;
;     -- PRIMARY_CLOCK          ; INCLK0                                                           ;
;     -- INCLK0_INPUT_FREQUENCY ; 125000                                                           ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                                                ;
;     -- VCO_MULTIPLY_BY        ; 0                                                                ;
;     -- VCO_DIVIDE_BY          ; 0                                                                ;
; Entity Instance               ; pll_pal_post:\gen_pal_pll:chameleon_pll2|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                                           ;
;     -- PLL_TYPE               ; AUTO                                                             ;
;     -- PRIMARY_CLOCK          ; INCLK0                                                           ;
;     -- INCLK0_INPUT_FREQUENCY ; 50000                                                            ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                                                ;
;     -- VCO_MULTIPLY_BY        ; 0                                                                ;
;     -- VCO_DIVIDE_BY          ; 0                                                                ;
+-------------------------------+------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                                                                                                                                        ;
+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                      ; Value                                                                                                                                                                       ;
+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Number of entity instances                ; 8                                                                                                                                                                           ;
; Entity Instance                           ; zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0                                                                                                                                       ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                         ;
;     -- WIDTH_A                            ; 32                                                                                                                                                                          ;
;     -- NUMWORDS_A                         ; 4096                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0                                                                                                          ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0                                                                                                           ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0                                                                                                           ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0                                                                                                            ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0 ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 128                                                                                                                                                                         ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0                                                                                              ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1825                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0                                                                                              ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1825                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altshift_taps Parameter Settings by Entity Instance                                                                                                                          ;
+----------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                       ; Value                                                                                                                                           ;
+----------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Number of entity instances ; 5                                                                                                                                               ;
; Entity Instance            ; scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0                                                                   ;
;     -- NUMBER_OF_TAPS      ; 1                                                                                                                                               ;
;     -- TAP_DISTANCE        ; 128                                                                                                                                             ;
;     -- WIDTH               ; 1                                                                                                                                               ;
; Entity Instance            ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0 ;
;     -- NUMBER_OF_TAPS      ; 1                                                                                                                                               ;
;     -- TAP_DISTANCE        ; 64                                                                                                                                              ;
;     -- WIDTH               ; 7                                                                                                                                               ;
; Entity Instance            ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0 ;
;     -- NUMBER_OF_TAPS      ; 1                                                                                                                                               ;
;     -- TAP_DISTANCE        ; 32                                                                                                                                              ;
;     -- WIDTH               ; 6                                                                                                                                               ;
; Entity Instance            ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0   ;
;     -- NUMBER_OF_TAPS      ; 1                                                                                                                                               ;
;     -- TAP_DISTANCE        ; 5                                                                                                                                               ;
;     -- WIDTH               ; 64                                                                                                                                              ;
; Entity Instance            ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0    ;
;     -- NUMBER_OF_TAPS      ; 1                                                                                                                                               ;
;     -- TAP_DISTANCE        ; 4                                                                                                                                               ;
;     -- WIDTH               ; 16                                                                                                                                              ;
+----------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                                                                                                                                                         ;
+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                  ; Value                                                                                                                                                                          ;
+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Number of entity instances            ; 2                                                                                                                                                                              ;
; Entity Instance                       ; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0                                                                                                           ;
;     -- LPM_WIDTHA                     ; 32                                                                                                                                                                             ;
;     -- LPM_WIDTHB                     ; 32                                                                                                                                                                             ;
;     -- LPM_WIDTHP                     ; 64                                                                                                                                                                             ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                                                                                                                                       ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                                                                                             ;
;     -- USE_EAB                        ; OFF                                                                                                                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                                                                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                                                                                             ;
; Entity Instance                       ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                                                                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                                                                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                                                                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                                                                                             ;
;     -- USE_EAB                        ; OFF                                                                                                                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                                                                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                                                                                             ;
+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon_usb:usb"                                                                                  ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; req                  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ack                  ; Input  ; Info     ; Stuck at GND                                                                        ;
; we                   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; a                    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; d                    ; Input  ; Info     ; Stuck at GND                                                                        ;
; q                    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reconfig_slot        ; Input  ; Info     ; Stuck at GND                                                                        ;
; flashslot            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; serial_debug_trigger ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; serial_debug_data    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------+
; Port Connectivity Checks: "enable_divider:my10khz" ;
+-----------+-------+----------+---------------------+
; Port      ; Type  ; Severity ; Details             ;
+-----------+-------+----------+---------------------+
; enable_in ; Input ; Info     ; Stuck at VCC        ;
+-----------+-------+----------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "scandoubler:scandoubler1|gtia_palette:palette4"                                             ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; Port         ; Type   ; Severity ; Details                                                                             ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; r_next[2..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; g_next[2..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; b_next[2..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Port Connectivity Checks: "scandoubler:scandoubler1|delay_line:hsync_delay" ;
+------------+-------+----------+---------------------------------------------+
; Port       ; Type  ; Severity ; Details                                     ;
+------------+-------+----------+---------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                ;
+------------+-------+----------+---------------------------------------------+


+------------------------------------------------------+
; Port Connectivity Checks: "scandoubler:scandoubler1" ;
+--------------------+-------+----------+--------------+
; Port               ; Type  ; Severity ; Details      ;
+--------------------+-------+----------+--------------+
; vga                ; Input ; Info     ; Stuck at VCC ;
; composite_on_hsync ; Input ; Info     ; Stuck at GND ;
; doubled_enable     ; Input ; Info     ; Stuck at VCC ;
; pal                ; Input ; Info     ; Stuck at VCC ;
+--------------------+-------+----------+--------------+


+---------------------------------------------------------------------------+
; Port Connectivity Checks: "enable_divider:enable_179_clock_div_zpu_pokey" ;
+-----------+-------+----------+--------------------------------------------+
; Port      ; Type  ; Severity ; Details                                    ;
+-----------+-------+----------+--------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                               ;
+-----------+-------+----------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|complete_address_decoder:decode_addr1"   ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                ; Type   ; Severity ; Details                                                                             ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+
; addr_decoded[15..6] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1|pokey:pokey1"                          ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; keyboard_scan     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; keyboard_response ; Input  ; Info     ; Stuck at VCC                                                                        ;
; pot_in            ; Input  ; Info     ; Stuck at GND                                                                        ;
; sio_in2           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_in3           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; channel_0_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; channel_1_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; channel_2_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; channel_3_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; irq_n_out         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out2          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out3          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_clockin       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_clockout      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pot_reset         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1" ;
+----------------+-------+----------+--------------------------------------------------------+
; Port           ; Type  ; Severity ; Details                                                ;
+----------------+-------+----------+--------------------------------------------------------+
; cpol           ; Input ; Info     ; Stuck at GND                                           ;
; cpha           ; Input ; Info     ; Stuck at GND                                           ;
; cont           ; Input ; Info     ; Stuck at GND                                           ;
; clk_div[31..8] ; Input ; Info     ; Stuck at GND                                           ;
; addr[31..1]    ; Input ; Info     ; Stuck at GND                                           ;
+----------------+-------+----------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device"                   ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                             ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; addr_decoded[7..2] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs"                                                       ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                             ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; sd_addr[15..12] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; usbwirevpin     ; Input  ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevmin     ; Input  ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevpout    ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevmout    ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwireoe_n     ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu"                                  ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; enable_i ; Input  ; Info     ; Stuck at VCC                                                                        ;
; break_o  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; dbg_o    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu"                                                                                        ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; zpu_addr_rom[15..14] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_addr_rom[1..0]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_rom_wren         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_in1[31..18]      ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_in2              ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_in3              ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_in4              ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_out1[31..26]     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out1[24..23]     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out1[16..11]     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out2             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out3             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out4             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out5             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out6             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; clk_usb              ; Input  ; Info     ; Stuck at GND                                                                        ;
; usbwirevpin          ; Input  ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevmin          ; Input  ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevpout         ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevmout         ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwireoe_n          ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div" ;
+-----------+-------+----------+-----------------------------------------------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                                                                 ;
+-----------+-------+----------+-----------------------------------------------------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                                                                            ;
+-----------+-------+----------+-----------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ps2_to_atari800:keyboard_map1"                                                                    ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                             ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; input              ; Input  ; Info     ; Stuck at GND                                                                        ;
; ps2_keys[511..374] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[369..364] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[362..119] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[117..91]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[89..0]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[371]      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys_next_out  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "sdram_statemachine:sdram_adaptor"                                                         ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; sdram_cke  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sdram_cs_n ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon_cdtv_remote:myIr"                                                                  ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+
; Port          ; Type   ; Severity ; Details                                                                             ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+
; trigger       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_1         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_2         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_3         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_4         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_5         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_6         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_7         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_8         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_9         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_0         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_escape    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_enter     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_genlock   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_cdtv      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_power     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_stop      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_vol_up    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_vol_dn    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; joystick_a[5] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; joystick_b[5] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; debug_code    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon_io:chameleon_io|chameleon_phi_clock:phiInstance"                               ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; philength ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phihalf   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phiend    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon_io:chameleon_io"                                                                          ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; reset_ext            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; no_clock             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; docking_station      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_mode             ; Input  ; Info     ; Stuck at GND                                                                        ;
; phi_out              ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_cnt              ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_end_0            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_end_1            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_post_1           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_post_2           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_post_3           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_post_4           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; c64_irq_n            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; c64_nmi_n            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; c64_ba               ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; c64_vic              ; Input  ; Info     ; Stuck at GND                                                                        ;
; c64_cs               ; Input  ; Info     ; Stuck at GND                                                                        ;
; c64_cs_roms          ; Input  ; Info     ; Stuck at GND                                                                        ;
; c64_clockport        ; Input  ; Info     ; Stuck at GND                                                                        ;
; c64_we               ; Input  ; Info     ; Stuck at GND                                                                        ;
; c64_a                ; Input  ; Info     ; Stuck at GND                                                                        ;
; c64_d                ; Input  ; Info     ; Stuck at VCC                                                                        ;
; c64_q                ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; flash_cs_n           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; rtc_cs               ; Input  ; Info     ; Stuck at GND                                                                        ;
; spi_speed            ; Input  ; Info     ; Stuck at VCC                                                                        ;
; spi_req              ; Input  ; Info     ; Stuck at GND                                                                        ;
; spi_ack              ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; spi_q                ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; spi_raw_ack          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keyboard_clk_out ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ps2_keyboard_dat_out ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ps2_mouse_clk_out    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ps2_mouse_dat_out    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ps2_mouse_clk_in     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_mouse_dat_in     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; joystick1[5]         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; joystick2[5]         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; joystick3            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; joystick4            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; restore_key_n        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; amiga_reset_n        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; amiga_trigger        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; amiga_scancode       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; iec_clk_out          ; Input  ; Info     ; Stuck at VCC                                                                        ;
; iec_dat_out          ; Input  ; Info     ; Stuck at VCC                                                                        ;
; iec_atn_out          ; Input  ; Info     ; Stuck at VCC                                                                        ;
; iec_srq_out          ; Input  ; Info     ; Stuck at VCC                                                                        ;
; iec_clk_in           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; iec_dat_in           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; iec_atn_in           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; iec_srq_in           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon_1khz:my1Khz"                                                                  ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; ena_1khz ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon_1mhz:my1Mhz"                                                                    ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; ena_1mhz_2 ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------+
; Port Connectivity Checks: "hq_dac:dac_right"   ;
+--------------+-------+----------+--------------+
; Port         ; Type  ; Severity ; Details      ;
+--------------+-------+----------+--------------+
; clk_ena      ; Input ; Info     ; Stuck at VCC ;
; pcm_in[3..0] ; Input ; Info     ; Stuck at GND ;
+--------------+-------+----------+--------------+


+------------------------------------------------+
; Port Connectivity Checks: "hq_dac:dac_left"    ;
+--------------+-------+----------+--------------+
; Port         ; Type  ; Severity ; Details      ;
+--------------+-------+----------+--------------+
; clk_ena      ; Input ; Info     ; Stuck at VCC ;
; pcm_in[3..0] ; Input ; Info     ; Stuck at GND ;
+--------------+-------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay" ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                    ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                               ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay" ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                    ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                               ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                           ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                      ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay" ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                         ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                    ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay" ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                          ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                     ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                               ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                          ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                               ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                          ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                               ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                          ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos" ;
+------------------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port             ; Type  ; Severity ; Details                                                                                              ;
+------------------+-------+----------+------------------------------------------------------------------------------------------------------+
; load_value[4..0] ; Input ; Info     ; Stuck at GND                                                                                         ;
+------------------+-------+----------+------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1"             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; consol_in[3]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; consol_out[2..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1"   ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; sio_in2  ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_in3  ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_out2 ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out3 ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer" ;
+-------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; Port        ; Type  ; Severity ; Details                                                                                                      ;
+-------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; dualpokey_n ; Input ; Info     ; Stuck at GND                                                                                                 ;
+-------------+-------+----------+--------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart" ;
+----------+--------+----------+--------------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                      ;
+----------+--------+----------+--------------------------------------------------------------------------------------------------------------+
; s4_n_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                          ;
; s5_n_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                          ;
+----------+--------+----------+--------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:stimer_delay" ;
+------------+-------+----------+----------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                              ;
+------------+-------+----------+----------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                         ;
+------------+-------+----------+----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|complete_address_decoder:decode_addr1" ;
+------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                                                                     ;
+------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------+
; addr_decoded[12] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                         ;
+------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2" ;
+-------------------+--------+----------+--------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                              ;
+-------------------+--------+----------+--------------------------------------------------------------------------------------+
; keyboard_scan     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
; keyboard_response ; Input  ; Info     ; Stuck at GND                                                                         ;
; pot_in            ; Input  ; Info     ; Stuck at GND                                                                         ;
; sio_in1           ; Input  ; Info     ; Stuck at VCC                                                                         ;
; sio_in2           ; Input  ; Info     ; Stuck at VCC                                                                         ;
; sio_in3           ; Input  ; Info     ; Stuck at VCC                                                                         ;
; irq_n_out         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
; sio_out1          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
; sio_out2          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
; sio_out3          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
; sio_clockin       ; Input  ; Info     ; Stuck at VCC                                                                         ;
; sio_clockout      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
; pot_reset         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.  ;
+-------------------+--------+----------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult" ;
+----------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port           ; Type   ; Severity ; Details                                                                                                                                                ;
+----------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; b[15..5]       ; Input  ; Info     ; Stuck at GND                                                                                                                                           ;
; result[31..21] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                    ;
; result[4..0]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                    ;
+----------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                 ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                            ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                            ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1" ;
+-----------------+--------+----------+------------------------------------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                                                          ;
+-----------------+--------+----------+------------------------------------------------------------------------------------------------------------------+
; addr_decoded[6] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                              ;
+-----------------+--------+----------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                       ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                  ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                                  ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                       ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                  ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                                  ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1" ;
+----------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                                                                                     ;
+----------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; addr_decoded[63..48] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                         ;
+----------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay" ;
+------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                      ;
+------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                 ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                                 ;
+------------+-------+----------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count" ;
+------------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; Port             ; Type  ; Severity ; Details                                                                                                               ;
+------------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; load_value[2..1] ; Input ; Info     ; Stuck at GND                                                                                                          ;
+------------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer" ;
+---------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port                ; Type   ; Severity ; Details                                                                                                         ;
+---------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+
; load_value          ; Input  ; Info     ; Stuck at GND                                                                                                    ;
; current_value[7..6] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                             ;
+---------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1"        ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+
; Port          ; Type   ; Severity ; Details                                                                             ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+
; dma_clock_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; hcount_out    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; vcount_out    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter"    ;
+-------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                                                  ;
+-------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; halt        ; Input  ; Info     ; Stuck at GND                                                                                             ;
; so_n        ; Input  ; Info     ; Stuck at VCC                                                                                             ;
; debugopcode ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugpc     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debuga      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugx      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugy      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugs      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debug_flags ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugjam    ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase" ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                               ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                          ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                                          ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div" ;
+-----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                                                                                                        ;
+-----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                                                                                                                   ;
+-----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl"                            ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; ca1_in               ; Input  ; Info     ; Stuck at VCC                                                                        ;
; cb1_in               ; Input  ; Info     ; Stuck at VCC                                                                        ;
; portb_dir_out        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pot_in[7..4]         ; Input  ; Info     ; Stuck at GND                                                                        ;
; enable_179_early     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_addr             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_write_enable     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_rom_do           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; pbi_request          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_request_complete ; Input  ; Info     ; Stuck at VCC                                                                        ;
; cart_rd4             ; Input  ; Info     ; Stuck at GND                                                                        ;
; cart_rd5             ; Input  ; Info     ; Stuck at GND                                                                        ;
; cart_s4_n            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; cart_s5_n            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; cart_cctl_n          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_clockin          ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_clockout         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; gtia_trig[3..2]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ram_do[15..8]        ; Input  ; Info     ; Stuck at GND                                                                        ;
; use_sdram            ; Input  ; Info     ; Stuck at VCC                                                                        ;
; rom_in_ram           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; freezer_state_out    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_enable           ; Input  ; Info     ; Stuck at GND                                                                        ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3" ;
+------------+-------+----------+------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                          ;
+------------+-------+----------+------------------------------------------------------------------+
; enabled    ; Input ; Info     ; Stuck at VCC                                                     ;
; force_low  ; Input ; Info     ; Stuck at GND                                                     ;
; force_high ; Input ; Info     ; Stuck at GND                                                     ;
+------------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2" ;
+------------+-------+----------+------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                          ;
+------------+-------+----------+------------------------------------------------------------------+
; enabled    ; Input ; Info     ; Stuck at VCC                                                     ;
; force_low  ; Input ; Info     ; Stuck at GND                                                     ;
; force_high ; Input ; Info     ; Stuck at GND                                                     ;
+------------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1" ;
+------------+-------+----------+------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                          ;
+------------+-------+----------+------------------------------------------------------------------+
; enabled    ; Input ; Info     ; Stuck at VCC                                                     ;
; force_low  ; Input ; Info     ; Stuck at GND                                                     ;
; force_high ; Input ; Info     ; Stuck at GND                                                     ;
+------------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div" ;
+-----------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                                                                               ;
+-----------+-------+----------+-------------------------------------------------------------------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                                                                                          ;
+-----------+-------+----------+-------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0" ;
+------------+-------+----------+------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                          ;
+------------+-------+----------+------------------------------------------------------------------+
; enabled    ; Input ; Info     ; Stuck at VCC                                                     ;
; force_low  ; Input ; Info     ; Stuck at GND                                                     ;
; force_high ; Input ; Info     ; Stuck at GND                                                     ;
+------------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1"                                                    ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; video_g              ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_r              ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_blank          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_burst          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_start_of_field ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_odd_line       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; paddle0[6..0]        ; Input  ; Info     ; Stuck at GND                                                                        ;
; paddle0[7]           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; paddle1[6..0]        ; Input  ; Info     ; Stuck at GND                                                                        ;
; paddle1[7]           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; paddle2[6..0]        ; Input  ; Info     ; Stuck at GND                                                                        ;
; paddle2[7]           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; paddle3[6..0]        ; Input  ; Info     ; Stuck at GND                                                                        ;
; paddle3[7]           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; pal                  ; Input  ; Info     ; Stuck at VCC                                                                        ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "pll_pal_post:\gen_pal_pll:chameleon_pll2"                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; locked ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:02:30     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Mar  5 17:09:36 2016
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off atari800core -c atari800core
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (12021): Found 2 design units, including 1 entities, in source file zpu_rom.vhdl
    Info (12022): Found design unit 1: zpu_rom-syn
    Info (12023): Found entity 1: zpu_rom
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_docking_station.vhd
    Info (12022): Found design unit 1: chameleon_docking_station-rtl
    Info (12023): Found entity 1: chameleon_docking_station
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_1mhz.vhd
    Info (12022): Found design unit 1: chameleon_1mhz-rtl
    Info (12023): Found entity 1: chameleon_1mhz
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_1khz.vhd
    Info (12022): Found design unit 1: chameleon_1khz-rtl
    Info (12023): Found entity 1: chameleon_1khz
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_led.vhd
    Info (12022): Found design unit 1: chameleon_led-rtl
    Info (12023): Found entity 1: chameleon_led
Info (12021): Found 1 design units, including 1 entities, in source file chameleon_phi_clock_e.vhd
    Info (12023): Found entity 1: chameleon_phi_clock
Info (12021): Found 1 design units, including 0 entities, in source file chameleon_phi_clock_a.vhd
    Info (12022): Found design unit 1: chameleon_phi_clock-rtl
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_io.vhd
    Info (12022): Found design unit 1: chameleon_io-rtl
    Info (12023): Found entity 1: chameleon_io
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_cdtv_remote.vhd
    Info (12022): Found design unit 1: chameleon_cdtv_remote-rtl
    Info (12023): Found entity 1: chameleon_cdtv_remote
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_c64_joykeyb.vhd
    Info (12022): Found design unit 1: chameleon_c64_joykeyb-rtl
    Info (12023): Found entity 1: chameleon_c64_joykeyb
Info (12021): Found 2 design units, including 1 entities, in source file gen_usart.vhd
    Info (12022): Found design unit 1: gen_usart-rtl
    Info (12023): Found entity 1: gen_usart
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_usb.vhd
    Info (12022): Found design unit 1: chameleon_usb-rtl
    Info (12023): Found entity 1: chameleon_usb
Info (12021): Found 2 design units, including 1 entities, in source file atari800core_chameleon.vhd
    Info (12022): Found design unit 1: atari800core_chameleon-vhdl
    Info (12023): Found entity 1: atari800core_chameleon
Info (12021): Found 2 design units, including 1 entities, in source file pll_pal_post.vhd
    Info (12022): Found design unit 1: pll_pal_post-SYN
    Info (12023): Found entity 1: pll_pal_post
Info (12021): Found 2 design units, including 1 entities, in source file pll_ntsc_post.vhd
    Info (12022): Found design unit 1: pll_ntsc_post-SYN
    Info (12023): Found entity 1: pll_ntsc_post
Info (12021): Found 2 design units, including 1 entities, in source file pll_pre.vhd
    Info (12022): Found design unit 1: pll_pre-SYN
    Info (12023): Found entity 1: pll_pre
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari5200core.vhd
    Info (12022): Found design unit 1: atari5200core-bdf_type
    Info (12023): Found entity 1: atari5200core
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari5200core_simplesdram.vhd
    Info (12022): Found design unit 1: atari5200core_simplesdram-vhdl
    Info (12023): Found entity 1: atari5200core_simplesdram
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari800core.vhd
    Info (12022): Found design unit 1: atari800core-bdf_type
    Info (12023): Found entity 1: atari800core
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari800core_helloworld.vhd
    Info (12022): Found design unit 1: atari800core_helloworld-vhdl
    Info (12023): Found entity 1: atari800core_helloworld
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari800core_simple_sdram.vhd
    Info (12022): Found design unit 1: atari800core_simple_sdram-vhdl
    Info (12023): Found entity 1: atari800core_simple_sdram
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/cart_logic.vhd
    Info (12022): Found design unit 1: CartLogic-vhdl
    Info (12023): Found entity 1: CartLogic
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/covox.vhd
    Info (12022): Found design unit 1: covox-vhdl
    Info (12023): Found entity 1: covox
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/cpu.vhd
    Info (12022): Found design unit 1: cpu-vhdl
    Info (12023): Found entity 1: cpu
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/cpu_6510.vhd
    Info (12022): Found design unit 1: cpu_6510-rtl
    Info (12023): Found entity 1: cpu_6510
Info (12021): Found 1 design units, including 0 entities, in source file common/a8core/cpu_65xx_a.vhd
    Info (12022): Found design unit 1: cpu_65xx-rtl
Info (12021): Found 1 design units, including 1 entities, in source file common/a8core/cpu_65xx_e.vhd
    Info (12023): Found entity 1: cpu_65xx
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/freezer_logic.vhd
    Info (12022): Found design unit 1: FreezerLogic-RTL
    Info (12023): Found entity 1: FreezerLogic
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/internalromram.vhd
    Info (12022): Found design unit 1: internalromram-vhdl
    Info (12023): Found entity 1: internalromram
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/timing6502.vhd
    Info (12022): Found design unit 1: timing6502-vhdl
    Info (12023): Found entity 1: timing6502
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/address_decoder.vhdl
    Info (12022): Found design unit 1: address_decoder-vhdl
    Info (12023): Found entity 1: address_decoder
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/antic.vhdl
    Info (12022): Found design unit 1: antic-vhdl
    Info (12023): Found entity 1: antic
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/antic_counter.vhdl
    Info (12022): Found design unit 1: antic_counter-vhdl
    Info (12023): Found entity 1: antic_counter
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/antic_dma_clock.vhdl
    Info (12022): Found design unit 1: antic_dma_clock-vhdl
    Info (12023): Found entity 1: antic_dma_clock
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/basic.vhdl
    Info (12022): Found design unit 1: basic-syn
    Info (12023): Found entity 1: basic
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/enable_divider.vhdl
    Info (12022): Found design unit 1: enable_divider-vhdl
    Info (12023): Found entity 1: enable_divider
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia.vhdl
    Info (12022): Found design unit 1: gtia-vhdl
    Info (12023): Found entity 1: gtia
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia_palette.vhdl
    Info (12022): Found design unit 1: gtia_palette-vhdl
    Info (12023): Found entity 1: gtia_palette
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia_player.vhdl
    Info (12022): Found design unit 1: gtia_player-vhdl
    Info (12023): Found entity 1: gtia_player
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia_priority.vhdl
    Info (12022): Found design unit 1: gtia_priority-vhdl
    Info (12023): Found entity 1: gtia_priority
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/irq_glue.vhdl
    Info (12022): Found design unit 1: irq_glue-vhdl
    Info (12023): Found entity 1: irq_glue
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os16.vhdl
    Info (12022): Found design unit 1: os16-syn
    Info (12023): Found entity 1: os16
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os16_loop.vhdl
    Info (12022): Found design unit 1: os16_loop-syn
    Info (12023): Found entity 1: os16_loop
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os2.vhdl
    Info (12022): Found design unit 1: os2-syn
    Info (12023): Found entity 1: os2
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os8.vhdl
    Info (12022): Found design unit 1: os8-syn
    Info (12023): Found entity 1: os8
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os_5200.vhdl
    Info (12022): Found design unit 1: os_5200-syn
    Info (12023): Found entity 1: os_5200
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pia.vhdl
    Info (12022): Found design unit 1: pia-vhdl
    Info (12023): Found entity 1: pia
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey.vhdl
    Info (12022): Found design unit 1: pokey-vhdl
    Info (12023): Found entity 1: pokey
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_countdown_timer.vhdl
    Info (12022): Found design unit 1: pokey_countdown_timer-vhdl
    Info (12023): Found entity 1: pokey_countdown_timer
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_keyboard_scanner.vhdl
    Info (12022): Found design unit 1: pokey_keyboard_scanner-vhdl
    Info (12023): Found entity 1: pokey_keyboard_scanner
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_mixer.vhdl
    Info (12022): Found design unit 1: pokey_mixer-vhdl
    Info (12023): Found entity 1: pokey_mixer
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_mixer_mux.vhdl
    Info (12022): Found design unit 1: pokey_mixer_mux-vhdl
    Info (12023): Found entity 1: pokey_mixer_mux
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_noise_filter.vhdl
    Info (12022): Found design unit 1: pokey_noise_filter-vhdl
    Info (12023): Found entity 1: pokey_noise_filter
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_poly_17_9.vhdl
    Info (12022): Found design unit 1: pokey_poly_17_9-vhdl
    Info (12023): Found entity 1: pokey_poly_17_9
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_poly_4.vhdl
    Info (12022): Found design unit 1: pokey_poly_4-vhdl
    Info (12023): Found entity 1: pokey_poly_4
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_poly_5.vhdl
    Info (12022): Found design unit 1: pokey_poly_5-vhdl
    Info (12023): Found entity 1: pokey_poly_5
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pot_from_signed.vhdl
    Info (12022): Found design unit 1: pot_from_signed-vhdl
    Info (12023): Found entity 1: pot_from_signed
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/ps2_to_atari5200.vhdl
    Info (12022): Found design unit 1: ps2_to_atari5200-vhdl
    Info (12023): Found entity 1: ps2_to_atari5200
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/ps2_to_atari800.vhdl
    Info (12022): Found design unit 1: ps2_to_atari800-vhdl
    Info (12023): Found entity 1: ps2_to_atari800
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/reg_file.vhdl
    Info (12022): Found design unit 1: reg_file-vhdl
    Info (12023): Found entity 1: reg_file
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/shared_enable.vhdl
    Info (12022): Found design unit 1: shared_enable-vhdl
    Info (12023): Found entity 1: shared_enable
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/simple_counter.vhdl
    Info (12022): Found design unit 1: simple_counter-vhdl
    Info (12023): Found entity 1: simple_counter
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/sio_device.vhdl
    Info (12022): Found design unit 1: sio_device-vhdl
    Info (12023): Found entity 1: sio_device
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/wide_delay_line.vhdl
    Info (12022): Found design unit 1: wide_delay_line-vhdl
    Info (12023): Found entity 1: wide_delay_line
Info (12021): Found 1 design units, including 1 entities, in source file common/components/hq_dac.v
    Info (12023): Found entity 1: hq_dac
Info (12021): Found 2 design units, including 1 entities, in source file common/components/spi_master.vhd
    Info (12022): Found design unit 1: spi_master-logic
    Info (12023): Found entity 1: spi_master
Info (12021): Found 2 design units, including 1 entities, in source file common/components/syncreset_enable_divider.vhd
    Info (12022): Found design unit 1: syncreset_enable_divider-vhdl
    Info (12023): Found entity 1: syncreset_enable_divider
Info (12021): Found 2 design units, including 1 entities, in source file common/components/complete_address_decoder.vhdl
    Info (12022): Found design unit 1: complete_address_decoder-tree
    Info (12023): Found entity 1: complete_address_decoder
Info (12021): Found 2 design units, including 1 entities, in source file common/components/delay_line.vhdl
    Info (12022): Found design unit 1: delay_line-vhdl
    Info (12023): Found entity 1: delay_line
Info (12021): Found 2 design units, including 1 entities, in source file common/components/generic_ram_infer.vhdl
    Info (12022): Found design unit 1: generic_ram_infer-rtl
    Info (12023): Found entity 1: generic_ram_infer
Info (12021): Found 2 design units, including 1 entities, in source file common/components/mult_infer.vhdl
    Info (12022): Found design unit 1: mult_infer-rtl
    Info (12023): Found entity 1: mult_infer
Info (12021): Found 2 design units, including 1 entities, in source file common/components/ps2_keyboard.vhdl
    Info (12022): Found design unit 1: ps2_keyboard-vhdl
    Info (12023): Found entity 1: ps2_keyboard
Info (12021): Found 2 design units, including 1 entities, in source file common/components/scandouble_ram_infer.vhdl
    Info (12022): Found design unit 1: scandouble_ram_infer-rtl
    Info (12023): Found entity 1: scandouble_ram_infer
Info (12021): Found 2 design units, including 1 entities, in source file common/components/scandoubler.vhdl
    Info (12022): Found design unit 1: scandoubler-vhdl
    Info (12023): Found entity 1: scandoubler
Info (12021): Found 2 design units, including 1 entities, in source file common/components/sdram_statemachine.vhdl
    Info (12022): Found design unit 1: sdram_statemachine-vhdl
    Info (12023): Found entity 1: sdram_statemachine
Info (12021): Found 2 design units, including 1 entities, in source file common/components/synchronizer.vhdl
    Info (12022): Found design unit 1: synchronizer-vhdl
    Info (12023): Found entity 1: synchronizer
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpu_core.vhd
    Info (12022): Found design unit 1: ZPUMediumCore-Behave
    Info (12023): Found entity 1: ZPUMediumCore
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpucore.vhd
    Info (12022): Found design unit 1: zpucore-vhdl
    Info (12023): Found entity 1: zpucore
Info (12021): Found 2 design units, including 0 entities, in source file common/zpu/zpupkg.vhd
    Info (12022): Found design unit 1: zpupkg
    Info (12022): Found design unit 2: UART
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpu_config_regs.vhdl
    Info (12022): Found design unit 1: zpu_config_regs-vhdl
    Info (12023): Found entity 1: zpu_config_regs
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpu_glue.vhdl
    Info (12022): Found design unit 1: zpu_glue-sticky
    Info (12023): Found entity 1: zpu_glue
Info (12127): Elaborating entity "atari800core_chameleon" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(103): object "PLL_LOCKED" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(148): object "ena_1khz" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(151): object "no_clock" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(157): object "docking_station" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(169): object "docking_joystick3_reg" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(170): object "docking_joystick4_reg" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(186): object "ir_fkeys_reg" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(216): object "ZPU_OUT2" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(217): object "ZPU_OUT3" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(218): object "ZPU_OUT4" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(276): object "PS2_KEYS_NEXT" assigned a value but never read
Warning (10492): VHDL Process Statement warning at atari800core_chameleon.vhd(1039): signal "consol_start_int" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at atari800core_chameleon.vhd(1040): signal "consol_select_int" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at atari800core_chameleon.vhd(1041): signal "consol_option_int" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at atari800core_chameleon.vhd(1042): signal "fkeys_int" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(80): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(81): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(82): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(83): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(84): subtype or type has null range
Info (12128): Elaborating entity "pll_pre" for hierarchy "pll_pre:chameleon_pll"
Info (12128): Elaborating entity "altpll" for hierarchy "pll_pre:chameleon_pll|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "pll_pre:chameleon_pll|altpll:altpll_component"
Info (12133): Instantiated megafunction "pll_pre:chameleon_pll|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "bandwidth_type" = "LOW"
    Info (12134): Parameter "clk0_divide_by" = "2"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "5"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "125000"
    Info (12134): Parameter "intended_device_family" = "Cyclone III"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=pll_pre"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_USED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "self_reset_on_loss_lock" = "OFF"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/pll_pre_altpll.v
    Info (12023): Found entity 1: pll_pre_altpll
Info (12128): Elaborating entity "pll_pre_altpll" for hierarchy "pll_pre:chameleon_pll|altpll:altpll_component|pll_pre_altpll:auto_generated"
Info (12128): Elaborating entity "pll_pal_post" for hierarchy "pll_pal_post:\gen_pal_pll:chameleon_pll2"
Info (12128): Elaborating entity "altpll" for hierarchy "pll_pal_post:\gen_pal_pll:chameleon_pll2|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "pll_pal_post:\gen_pal_pll:chameleon_pll2|altpll:altpll_component"
Info (12133): Instantiated megafunction "pll_pal_post:\gen_pal_pll:chameleon_pll2|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "bandwidth_type" = "HIGH"
    Info (12134): Parameter "clk0_divide_by" = "40"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "227"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "clk1_divide_by" = "80"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "227"
    Info (12134): Parameter "clk1_phase_shift" = "0"
    Info (12134): Parameter "clk2_divide_by" = "40"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "227"
    Info (12134): Parameter "clk2_phase_shift" = "4405"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "50000"
    Info (12134): Parameter "intended_device_family" = "Cyclone III"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=pll_pal_post"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_USED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_USED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "self_reset_on_loss_lock" = "OFF"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/pll_pal_post_altpll.v
    Info (12023): Found entity 1: pll_pal_post_altpll
Info (12128): Elaborating entity "pll_pal_post_altpll" for hierarchy "pll_pal_post:\gen_pal_pll:chameleon_pll2|altpll:altpll_component|pll_pal_post_altpll:auto_generated"
Info (12128): Elaborating entity "atari800core_simple_sdram" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1"
Warning (10873): Using initial value X (don't care) for net "RAM_DO[15..8]" at atari800core_simple_sdram.vhd(187)
Info (12128): Elaborating entity "pot_from_signed" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0"
Info (12128): Elaborating entity "enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div"
Info (12128): Elaborating entity "enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div"
Info (12128): Elaborating entity "internalromram" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|internalromram:internalromram1"
Warning (10036): Verilog HDL or VHDL warning at internalromram.vhd(31): object "rom_request_reg" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at internalromram.vhd(32): object "ram_request_reg" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at internalromram.vhd(34): object "ROM16_DATA" assigned a value but never read
Warning (10873): Using initial value X (don't care) for net "ROM_DATA" at internalromram.vhd(19)
Info (12128): Elaborating entity "atari800core" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl"
Warning (10036): Verilog HDL or VHDL warning at atari800core.vhd(208): object "hcount_temp" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core.vhd(209): object "vcount_temp" assigned a value but never read
Info (12128): Elaborating entity "shared_enable" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase"
Info (12128): Elaborating entity "cpu" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502"
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(64): object "debugOpcode" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(65): object "debugPc" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(66): object "debugA" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(67): object "debugX" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(68): object "debugY" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(69): object "debugS" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(81): object "CPU_ENABLE_RESET" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(82): object "not_rdy" assigned a value but never read
Info (12128): Elaborating entity "cpu_65xx" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter"
Info (12128): Elaborating entity "antic" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1"
Info (12128): Elaborating entity "antic_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan"
Info (12128): Elaborating entity "antic_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list"
Info (12128): Elaborating entity "simple_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer"
Info (12128): Elaborating entity "simple_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay"
Info (12128): Elaborating entity "antic_dma_clock" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_dma_clock:antic_dma_clock1"
Info (12128): Elaborating entity "reg_file" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1"
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay"
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay"
Info (12128): Elaborating entity "pokey_mixer_mux" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both"
Info (12128): Elaborating entity "pokey_mixer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer"
Info (12128): Elaborating entity "mult_infer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult"
Info (12128): Elaborating entity "pokey" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2"
Info (12128): Elaborating entity "pokey_countdown_timer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay"
Info (12128): Elaborating entity "pokey_noise_filter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter0"
Info (12128): Elaborating entity "syncreset_enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div"
Info (12128): Elaborating entity "syncreset_enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div"
Info (12128): Elaborating entity "pokey_poly_17_9" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr"
Info (12128): Elaborating entity "pokey_poly_5" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr"
Info (12128): Elaborating entity "pokey_poly_4" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_4:poly_4_lfsr"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay"
Info (12128): Elaborating entity "synchronizer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer"
Info (12128): Elaborating entity "pokey_keyboard_scanner" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1"
Info (12128): Elaborating entity "pia" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1"
Warning (10036): Verilog HDL or VHDL warning at pia.vhdl(103): object "write_ora" assigned a value but never read
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|complete_address_decoder:decode_addr1"
Info (12128): Elaborating entity "address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1"
Warning (10036): Verilog HDL or VHDL warning at address_decoder.vhdl(214): object "emu_cart_s4_n_out" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at address_decoder.vhdl(215): object "emu_cart_s5_n_out" assigned a value but never read
Info (12128): Elaborating entity "CartLogic" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart"
Info (12128): Elaborating entity "FreezerLogic" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer"
Info (12128): Elaborating entity "generic_ram_infer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram"
Info (12128): Elaborating entity "gtia" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1"
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|complete_address_decoder:decode_addr1"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay"
Info (12128): Elaborating entity "gtia_player" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player0"
Info (12128): Elaborating entity "gtia_priority" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_priority:priority_rules"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay"
Info (12128): Elaborating entity "irq_glue" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|irq_glue:irq_glue1"
Info (12128): Elaborating entity "reg_file" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror"
Info (12128): Elaborating entity "reg_file" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror"
Info (12128): Elaborating entity "covox" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:\gen_covox_on:covox1"
Info (12128): Elaborating entity "hq_dac" for hierarchy "hq_dac:dac_left"
Info (12128): Elaborating entity "chameleon_1mhz" for hierarchy "chameleon_1mhz:my1Mhz"
Info (12128): Elaborating entity "chameleon_1khz" for hierarchy "chameleon_1khz:my1Khz"
Info (12128): Elaborating entity "chameleon_io" for hierarchy "chameleon_io:chameleon_io"
Info (12128): Elaborating entity "chameleon_phi_clock" for hierarchy "chameleon_io:chameleon_io|chameleon_phi_clock:phiInstance"
Info (12128): Elaborating entity "chameleon_docking_station" for hierarchy "chameleon_io:chameleon_io|chameleon_docking_station:\genDockingStation:myDockingStation"
Info (12128): Elaborating entity "chameleon_c64_joykeyb" for hierarchy "chameleon_io:chameleon_io|chameleon_c64_joykeyb:\genC64JoyKeyb:myC64JoyKeyb"
Warning (10027): Verilog HDL or VHDL warning at the chameleon_c64_joykeyb.vhd(167): index expression is not wide enough to address all of the elements in the array
Warning (10027): Verilog HDL or VHDL warning at the chameleon_c64_joykeyb.vhd(168): index expression is not wide enough to address all of the elements in the array
Info (12128): Elaborating entity "chameleon_cdtv_remote" for hierarchy "chameleon_cdtv_remote:myIr"
Info (12128): Elaborating entity "sdram_statemachine" for hierarchy "sdram_statemachine:sdram_adaptor"
Info (12128): Elaborating entity "ps2_to_atari800" for hierarchy "ps2_to_atari800:keyboard_map1"
Info (12128): Elaborating entity "ps2_keyboard" for hierarchy "ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1"
Info (12128): Elaborating entity "enable_divider" for hierarchy "ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div"
Info (12128): Elaborating entity "zpucore" for hierarchy "zpucore:zpu"
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(80): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(81): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(82): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(83): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(84): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(68): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(69): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(70): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(71): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(72): subtype or type has null range
Warning (10296): VHDL warning at zpucore.vhd(185): ignored assignment of value to null range
Warning (10296): VHDL warning at zpucore.vhd(186): ignored assignment of value to null range
Warning (10296): VHDL warning at zpucore.vhd(187): ignored assignment of value to null range
Warning (10296): VHDL warning at zpucore.vhd(188): ignored assignment of value to null range
Warning (10296): VHDL warning at zpucore.vhd(189): ignored assignment of value to null range
Info (12128): Elaborating entity "zpu_glue" for hierarchy "zpucore:zpu|zpu_glue:zpu_and_glue"
Warning (10036): Verilog HDL or VHDL warning at zpu_glue.vhdl(92): object "zpu_break" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at zpu_glue.vhdl(93): object "zpu_debug" assigned a value but never read
Warning (10325): VHDL Choice warning at zpu_glue.vhdl(304): ignored choice containing meta-value ""00X01""
Info (12128): Elaborating entity "ZPUMediumCore" for hierarchy "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu"
Info (12128): Elaborating entity "zpu_config_regs" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs"
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(68): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(69): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(70): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(71): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(72): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(167): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(308): subtype or type has null range
Warning (10541): VHDL Signal Declaration warning at zpu_config_regs.vhdl(168): used implicit default value for signal "usb_data" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations.
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(343): subtype or type has null range
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device"
Info (12128): Elaborating entity "spi_master" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1"
Info (12128): Elaborating entity "sio_device" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_device:pokey1"
Info (12128): Elaborating entity "generic_ram_infer" for hierarchy "zpucore:zpu|generic_ram_infer:ram_31_24"
Info (12128): Elaborating entity "zpu_rom" for hierarchy "zpu_rom:zpu_rom1"
Info (12128): Elaborating entity "scandoubler" for hierarchy "scandoubler:scandoubler1"
Info (12128): Elaborating entity "scandouble_ram_infer" for hierarchy "scandoubler:scandoubler1|scandouble_ram_infer:linea"
Info (12128): Elaborating entity "delay_line" for hierarchy "scandoubler:scandoubler1|delay_line:hsync_delay"
Info (12128): Elaborating entity "gtia_palette" for hierarchy "scandoubler:scandoubler1|gtia_palette:palette4"
Info (12128): Elaborating entity "enable_divider" for hierarchy "enable_divider:my10khz"
Info (12128): Elaborating entity "enable_divider" for hierarchy "enable_divider:my10hz"
Info (12128): Elaborating entity "chameleon_usb" for hierarchy "chameleon_usb:usb"
Info (12128): Elaborating entity "gen_usart" for hierarchy "chameleon_usb:usb|gen_usart:myUsart"
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13049): Converted tri-state buffer "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|mosi" feeding internal logic into a wire
Info (286030): Timing-Driven Synthesis is running
Info (19000): Inferred 13 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpu_rom:zpu_rom1|ROM_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 32
        Info (286033): Parameter WIDTHAD_A set to 12
        Info (286033): Parameter NUMWORDS_A set to 4096
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram_31_24|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram23_16|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram_15_8|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram_7_0|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 7
        Info (286033): Parameter NUMWORDS_A set to 128
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "scandoubler:scandoubler1|scandouble_ram_infer:lineb|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 11
        Info (286033): Parameter NUMWORDS_A set to 1825
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter READ_DURING_WRITE_MODE_PORT_A set to OLD_DATA
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "scandoubler:scandoubler1|scandouble_ram_infer:linea|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 11
        Info (286033): Parameter NUMWORDS_A set to 1825
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter READ_DURING_WRITE_MODE_PORT_A set to OLD_DATA
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "scandoubler:scandoubler1|delay_line:hsync_delay|shift_reg_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 128
        Info (286033): Parameter WIDTH set to 1
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|shift_reg_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 64
        Info (286033): Parameter WIDTH set to 7
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|shift_reg_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 32
        Info (286033): Parameter WIDTH set to 6
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 5
        Info (286033): Parameter WIDTH set to 64
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|shift_reg_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 4
        Info (286033): Parameter WIDTH set to 16
Info (278001): Inferred 2 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|Mult0"
Info (12130): Elaborated megafunction instantiation "zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0"
Info (12133): Instantiated megafunction "zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "32"
    Info (12134): Parameter "WIDTHAD_A" = "12"
    Info (12134): Parameter "NUMWORDS_A" = "4096"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_cc71.tdf
    Info (12023): Found entity 1: altsyncram_cc71
Info (12130): Elaborated megafunction instantiation "zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0"
Info (12133): Instantiated megafunction "zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "SINGLE_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "1024"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_9f41.tdf
    Info (12023): Found entity 1: altsyncram_9f41
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "SINGLE_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "7"
    Info (12134): Parameter "NUMWORDS_A" = "128"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_jc41.tdf
    Info (12023): Found entity 1: altsyncram_jc41
Info (12130): Elaborated megafunction instantiation "scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0"
Info (12133): Instantiated megafunction "scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "SINGLE_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "11"
    Info (12134): Parameter "NUMWORDS_A" = "1825"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "READ_DURING_WRITE_MODE_PORT_A" = "OLD_DATA"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_2e81.tdf
    Info (12023): Found entity 1: altsyncram_2e81
Info (12130): Elaborated megafunction instantiation "scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0"
Info (12133): Instantiated megafunction "scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "128"
    Info (12134): Parameter "WIDTH" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_nkm.tdf
    Info (12023): Found entity 1: shift_taps_nkm
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_14b1.tdf
    Info (12023): Found entity 1: altsyncram_14b1
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_8rf.tdf
    Info (12023): Found entity 1: cntr_8rf
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_kfc.tdf
    Info (12023): Found entity 1: cmpr_kfc
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_uah.tdf
    Info (12023): Found entity 1: cntr_uah
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay|altshift_taps:shift_reg_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "64"
    Info (12134): Parameter "WIDTH" = "7"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_cjm.tdf
    Info (12023): Found entity 1: shift_taps_cjm
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_91b1.tdf
    Info (12023): Found entity 1: altsyncram_91b1
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_mpf.tdf
    Info (12023): Found entity 1: cntr_mpf
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_jfc.tdf
    Info (12023): Found entity 1: cmpr_jfc
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_c9h.tdf
    Info (12023): Found entity 1: cntr_c9h
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay|altshift_taps:shift_reg_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "32"
    Info (12134): Parameter "WIDTH" = "6"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_6jm.tdf
    Info (12023): Found entity 1: shift_taps_6jm
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_r0b1.tdf
    Info (12023): Found entity 1: altsyncram_r0b1
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_gpf.tdf
    Info (12023): Found entity 1: cntr_gpf
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_ifc.tdf
    Info (12023): Found entity 1: cmpr_ifc
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_69h.tdf
    Info (12023): Found entity 1: cntr_69h
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "5"
    Info (12134): Parameter "WIDTH" = "64"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_n4n.tdf
    Info (12023): Found entity 1: shift_taps_n4n
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_t0b1.tdf
    Info (12023): Found entity 1: altsyncram_t0b1
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_tnf.tdf
    Info (12023): Found entity 1: cntr_tnf
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_ffc.tdf
    Info (12023): Found entity 1: cmpr_ffc
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_j7h.tdf
    Info (12023): Found entity 1: cntr_j7h
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay|altshift_taps:shift_reg_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "4"
    Info (12134): Parameter "WIDTH" = "16"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_j4n.tdf
    Info (12023): Found entity 1: shift_taps_j4n
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_j0b1.tdf
    Info (12023): Found entity 1: altsyncram_j0b1
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_rnf.tdf
    Info (12023): Found entity 1: cntr_rnf
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_i7h.tdf
    Info (12023): Found entity 1: cntr_i7h
Info (12130): Elaborated megafunction instantiation "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "32"
    Info (12134): Parameter "LPM_WIDTHB" = "32"
    Info (12134): Parameter "LPM_WIDTHP" = "64"
    Info (12134): Parameter "LPM_WIDTHR" = "64"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_ubt.tdf
    Info (12023): Found entity 1: mult_ubt
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "6"
    Info (12134): Parameter "LPM_WIDTHP" = "22"
    Info (12134): Parameter "LPM_WIDTHR" = "22"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_83t.tdf
    Info (12023): Found entity 1: mult_83t
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following DSP element node(s):
        Warning (14320): Synthesized away node "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0|mult_ubt:auto_generated|mac_mult7"
        Warning (14320): Synthesized away node "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0|mult_ubt:auto_generated|mac_out8"
Warning (12241): 1 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (13014): Ignored 70 buffer(s)
    Info (13019): Ignored 70 SOFT buffer(s)
Info (13000): Registers with preset signals will power-up high
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "sd_addr[12]" is stuck at GND
Info (17049): 231 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 2 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 3 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "mmc_cd_n"
    Warning (15610): No output dependent on input pin "mmc_wp"
    Warning (15610): No output dependent on input pin "usart_cts"
Info (21057): Implemented 13800 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 17 input pins
    Info (21059): Implemented 49 output pins
    Info (21060): Implemented 16 bidirectional pins
    Info (21061): Implemented 13526 logic cells
    Info (21064): Implemented 182 RAM segments
    Info (21065): Implemented 2 PLLs
    Info (21062): Implemented 8 DSP elements
Info: Quartus II 32-bit Analysis & Synthesis was successful. 0 errors, 80 warnings
    Info: Peak virtual memory: 526 megabytes
    Info: Processing ended: Sat Mar  5 17:12:30 2016
    Info: Elapsed time: 00:02:54
    Info: Total CPU time (on all processors): 00:02:53


