Analysis & Synthesis report for atari800core
Mon Jun  1 09:55:55 2020
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Analysis & Synthesis Default Parameter Settings
  5. Parallel Compilation
  6. Analysis & Synthesis Source Files Read
  7. Analysis & Synthesis Resource Usage Summary
  8. Analysis & Synthesis Resource Utilization by Entity
  9. Analysis & Synthesis RAM Summary
 10. Analysis & Synthesis DSP Block Usage Summary
 11. Analysis & Synthesis IP Cores Summary
 12. State Machine - |atari800core_chameleon|chameleon_usb:usb|command
 13. State Machine - |atari800core_chameleon|chameleon_usb:usb|state
 14. State Machine - |atari800core_chameleon|chameleon_usb:usb|gen_usart:myUsart|transmit_state
 15. State Machine - |atari800core_chameleon|chameleon_usb:usb|gen_usart:myUsart|receive_state
 16. State Machine - |atari800core_chameleon|chameleon2_io:chameleon_io_inst|\c64_bus_blk:state_reg
 17. State Machine - |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|state
 18. State Machine - |atari800core_chameleon|chameleon_cdtv_remote:myIr|state
 19. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master1|state
 20. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master0|state
 21. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[3]
 22. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[2]
 23. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[1]
 24. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0]
 25. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn
 26. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state
 27. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3]
 28. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2]
 29. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1]
 30. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0]
 31. State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded
 32. State Machine - |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle
 33. Registers Removed During Synthesis
 34. Removed Registers Triggering Further Register Optimizations
 35. General Register Statistics
 36. Inverted Register Statistics
 37. Registers Packed Into Inferred Megafunctions
 38. Multiplexer Restructuring Statistics (Restructuring Performed)
 39. Source assignments for zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo|altsyncram_cqb1:FIFOram
 40. Source assignments for zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component|scfifo_dj31:auto_generated|a_dpfifo_kp31:dpfifo|altsyncram_8tb1:FIFOram
 41. Source assignments for zpu_rom:zpu_rom1|altsyncram:altsyncram_component|altsyncram_a7a1:auto_generated
 42. Source assignments for zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated
 43. Source assignments for zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated
 44. Source assignments for zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated
 45. Source assignments for zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated
 46. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0|altsyncram_ld41:auto_generated
 47. Source assignments for scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0|altsyncram_4f81:auto_generated
 48. Source assignments for scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0|altsyncram_4f81:auto_generated
 49. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1|altsyncram:ram_block_rtl_0|altsyncram_nd41:auto_generated
 50. Source assignments for scandoubler:scandoubler1|gtia_palette:palette4|altsyncram:Mux4_rtl_0|altsyncram_ab11:auto_generated
 51. Source assignments for scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_plm:auto_generated|altsyncram_35b1:altsyncram2
 52. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n5n:auto_generated|altsyncram_0961:altsyncram4
 53. Parameter Settings for User Entity Instance: Top-level Entity: |atari800core_chameleon
 54. Parameter Settings for User Entity Instance: pll_pal:\gen_pal_pll:chameleon_pll2|altpll:altpll_component
 55. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1
 56. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0
 57. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div
 58. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div
 59. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1
 60. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div
 61. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div
 62. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2
 63. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div
 64. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div
 65. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3
 66. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div
 67. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div
 68. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|internalromram:internalromram1
 69. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl
 70. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables
 71. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div
 72. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase
 73. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter
 74. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1
 75. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan
 76. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list
 77. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer
 78. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count
 79. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count
 80. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay
 81. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1
 82. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay
 83. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay
 84. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1
 85. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|latch_delay_line:wsync_delay
 86. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2
 87. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|complete_address_decoder:decode_addr1
 88. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0
 89. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay
 90. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1
 91. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay
 92. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2
 93. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay
 94. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3
 95. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay
 96. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:twotone_del
 97. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:stimer_delay
 98. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div
 99. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div
100. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay
101. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|complete_address_decoder:decode_addr1
102. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1
103. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram
104. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1
105. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1
106. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0
107. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay
108. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1
109. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay
110. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2
111. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay
112. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3
113. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay
114. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|latch_delay_line:twotone_del
115. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|latch_delay_line:stimer_delay
116. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div
117. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div
118. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay
119. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|complete_address_decoder:decode_addr1
120. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos
121. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay
122. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay
123. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay
124. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay
125. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay
126. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay
127. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay
128. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay
129. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay
130. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay
131. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay
132. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay
133. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay
134. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay
135. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay
136. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay
137. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay
138. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay
139. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror
140. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror|complete_address_decoder:complete_address_decoder1
141. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror
142. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror|complete_address_decoder:complete_address_decoder1
143. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror
144. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror|complete_address_decoder:complete_address_decoder1
145. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror
146. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror|complete_address_decoder:complete_address_decoder1
147. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:\gen_covox_on:covox1|complete_address_decoder:complete_address_decoder1
148. Parameter Settings for User Entity Instance: sdram_statemachine:sdram_adaptor
149. Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1
150. Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div
151. Parameter Settings for User Entity Instance: zpucore:zpu
152. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu
153. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs
154. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr
155. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device
156. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1
157. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master0
158. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master1
159. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|complete_address_decoder:decode_addr1
160. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component
161. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component
162. Parameter Settings for User Entity Instance: zpucore:zpu|complete_address_decoder:decode_addr1
163. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24
164. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16
165. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8
166. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0
167. Parameter Settings for User Entity Instance: zpu_rom:zpu_rom1|altsyncram:altsyncram_component
168. Parameter Settings for User Entity Instance: enable_divider:enable_179_clock_div_zpu_pokey
169. Parameter Settings for User Entity Instance: scandoubler:scandoubler1
170. Parameter Settings for User Entity Instance: scandoubler:scandoubler1|delay_line:hsync_delay
171. Parameter Settings for User Entity Instance: enable_divider:my10khz
172. Parameter Settings for User Entity Instance: enable_divider:my10hz
173. Parameter Settings for User Entity Instance: chameleon_1mhz:my1Mhz
174. Parameter Settings for User Entity Instance: chameleon2_io:chameleon_io_inst
175. Parameter Settings for User Entity Instance: chameleon2_io:chameleon_io_inst|chameleon_phi_clock:phiInstance
176. Parameter Settings for User Entity Instance: chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst
177. Parameter Settings for User Entity Instance: chameleon_usb:usb
178. Parameter Settings for User Entity Instance: chameleon_usb:usb|gen_usart:myUsart
179. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0
180. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0
181. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0
182. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0
183. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0
184. Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0
185. Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0
186. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1|altsyncram:ram_block_rtl_0
187. Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|gtia_palette:palette4|altsyncram:Mux4_rtl_0
188. Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0
189. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0
190. Parameter Settings for Inferred Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0
191. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0
192. altpll Parameter Settings by Entity Instance
193. scfifo Parameter Settings by Entity Instance
194. altsyncram Parameter Settings by Entity Instance
195. altshift_taps Parameter Settings by Entity Instance
196. lpm_mult Parameter Settings by Entity Instance
197. Port Connectivity Checks: "chameleon_usb:usb"
198. Port Connectivity Checks: "chameleon2_io_shiftreg:io_shiftreg_inst"
199. Port Connectivity Checks: "chameleon2_io:chameleon_io_inst|chameleon_docking_station:\genDockingStation:myDockingStation"
200. Port Connectivity Checks: "chameleon2_io:chameleon_io_inst|chameleon_phi_clock:phiInstance"
201. Port Connectivity Checks: "chameleon2_io:chameleon_io_inst"
202. Port Connectivity Checks: "chameleon_cdtv_remote:myIr"
203. Port Connectivity Checks: "chameleon_1khz:my1Khz"
204. Port Connectivity Checks: "chameleon_1mhz:my1Mhz"
205. Port Connectivity Checks: "enable_divider:my10khz"
206. Port Connectivity Checks: "scandoubler:scandoubler1|gtia_palette:palette4"
207. Port Connectivity Checks: "scandoubler:scandoubler1|delay_line:hsync_delay"
208. Port Connectivity Checks: "scandoubler:scandoubler1"
209. Port Connectivity Checks: "enable_divider:enable_179_clock_div_zpu_pokey"
210. Port Connectivity Checks: "zpucore:zpu|generic_ram_infer:ram_7_0"
211. Port Connectivity Checks: "zpucore:zpu|generic_ram_infer:ram_15_8"
212. Port Connectivity Checks: "zpucore:zpu|generic_ram_infer:ram23_16"
213. Port Connectivity Checks: "zpucore:zpu|generic_ram_infer:ram_31_24"
214. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|complete_address_decoder:decode_addr1"
215. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1"
216. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device"
217. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr"
218. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|pokey_poly_17_9:poly_17_19_lfsr"
219. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs"
220. Port Connectivity Checks: "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu"
221. Port Connectivity Checks: "zpucore:zpu"
222. Port Connectivity Checks: "ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div"
223. Port Connectivity Checks: "ps2_to_atari800:keyboard_map1"
224. Port Connectivity Checks: "sdram_statemachine:sdram_adaptor"
225. Port Connectivity Checks: "hq_dac:dac_right"
226. Port Connectivity Checks: "hq_dac:dac_left"
227. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay"
228. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay"
229. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay"
230. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay"
231. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay"
232. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay"
233. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay"
234. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay"
235. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay"
236. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay"
237. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay"
238. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay"
239. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay"
240. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay"
241. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay"
242. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3"
243. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2"
244. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1"
245. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0"
246. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay"
247. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay"
248. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay"
249. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos"
250. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1"
251. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1"
252. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram"
253. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer"
254. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart"
255. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:stimer_delay"
256. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:twotone_del"
257. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|complete_address_decoder:decode_addr1"
258. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2"
259. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult"
260. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both"
261. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|latch_delay_line:wsync_delay"
262. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1"
263. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay"
264. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay"
265. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay"
266. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count"
267. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer"
268. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1"
269. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter"
270. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase"
271. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div"
272. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl"
273. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3"
274. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2"
275. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1"
276. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div"
277. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0"
278. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1"
279. Port Connectivity Checks: "pll_pal:\gen_pal_pll:chameleon_pll2"
280. Post-Synthesis Netlist Statistics for Top Partition
281. Elapsed Time Per Partition
282. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Jun  1 09:55:54 2020       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; atari800core                                ;
; Top-level Entity Name              ; atari800core_chameleon                      ;
; Family                             ; Cyclone 10 LP                               ;
; Total logic elements               ; 13,048                                      ;
;     Total combinational functions  ; 10,309                                      ;
;     Dedicated logic registers      ; 5,932                                       ;
; Total registers                    ; 5932                                        ;
; Total pins                         ; 132                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 340,558                                     ;
; Embedded Multiplier 9-bit elements ; 8                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                  ;
+------------------------------------------------------------------+------------------------+--------------------+
; Option                                                           ; Setting                ; Default Value      ;
+------------------------------------------------------------------+------------------------+--------------------+
; Device                                                           ; 10CL025YU256C8G        ;                    ;
; Top-level entity name                                            ; atari800core_chameleon ; atari800core       ;
; Family name                                                      ; Cyclone 10 LP          ; Cyclone V          ;
; Optimization Technique                                           ; Speed                  ; Balanced           ;
; Use smart compilation                                            ; Off                    ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                     ; On                 ;
; Enable compact report table                                      ; Off                    ; Off                ;
; Restructure Multiplexers                                         ; Auto                   ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                    ; Off                ;
; Preserve fewer node names                                        ; On                     ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable                 ; Enable             ;
; Verilog Version                                                  ; Verilog_2001           ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993              ; VHDL_1993          ;
; State Machine Processing                                         ; Auto                   ; Auto               ;
; Safe State Machine                                               ; Off                    ; Off                ;
; Extract Verilog State Machines                                   ; On                     ; On                 ;
; Extract VHDL State Machines                                      ; On                     ; On                 ;
; Ignore Verilog initial constructs                                ; Off                    ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000                   ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                    ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                     ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                     ; On                 ;
; Parallel Synthesis                                               ; On                     ; On                 ;
; DSP Block Balancing                                              ; Auto                   ; Auto               ;
; NOT Gate Push-Back                                               ; On                     ; On                 ;
; Power-Up Don't Care                                              ; On                     ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                    ; Off                ;
; Remove Duplicate Registers                                       ; On                     ; On                 ;
; Ignore CARRY Buffers                                             ; Off                    ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                    ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                    ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                    ; Off                ;
; Ignore LCELL Buffers                                             ; Off                    ; Off                ;
; Ignore SOFT Buffers                                              ; On                     ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                    ; Off                ;
; Carry Chain Length                                               ; 70                     ; 70                 ;
; Auto Carry Chains                                                ; On                     ; On                 ;
; Auto Open-Drain Pins                                             ; On                     ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                    ; Off                ;
; Auto ROM Replacement                                             ; On                     ; On                 ;
; Auto RAM Replacement                                             ; On                     ; On                 ;
; Auto DSP Block Replacement                                       ; On                     ; On                 ;
; Auto Shift Register Replacement                                  ; Auto                   ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto                   ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                     ; On                 ;
; Strict RAM Replacement                                           ; Off                    ; Off                ;
; Allow Synchronous Control Signals                                ; On                     ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                    ; Off                ;
; Auto RAM Block Balancing                                         ; On                     ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                    ; Off                ;
; Auto Resource Sharing                                            ; Off                    ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                    ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                    ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                    ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                     ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                    ; Off                ;
; Timing-Driven Synthesis                                          ; On                     ; On                 ;
; Report Parameter Settings                                        ; On                     ; On                 ;
; Report Source Assignments                                        ; On                     ; On                 ;
; Report Connectivity Checks                                       ; On                     ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                    ; Off                ;
; Synchronization Register Chain Length                            ; 2                      ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation     ; Normal compilation ;
; HDL message level                                                ; Level2                 ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                    ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000                   ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000                   ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                    ; 100                ;
; Clock MUX Protection                                             ; On                     ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                    ; Off                ;
; Block Design Naming                                              ; Auto                   ; Auto               ;
; SDC constraint protection                                        ; Off                    ; Off                ;
; Synthesis Effort                                                 ; Auto                   ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                     ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                    ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium                 ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto                   ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                     ; On                 ;
+------------------------------------------------------------------+------------------------+--------------------+


+-------------------------------------------------+
; Analysis & Synthesis Default Parameter Settings ;
+------+------------------------------------------+
; Name ; Setting                                  ;
+------+------------------------------------------+
;      ; 1                                        ;
+------+------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.8%      ;
;     Processor 3            ;   0.8%      ;
;     Processor 4            ;   0.8%      ;
;     Processor 5            ;   0.8%      ;
;     Processor 6            ;   0.8%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                                ;
+-------------------------------------------------+-----------------+-------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path                ; Used in Netlist ; File Type                                             ; File Name with Absolute Path                                                                                                    ; Library ;
+-------------------------------------------------+-----------------+-------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------+
; zpu_rom.vhd                                     ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/zpu_rom.vhd                                     ;         ;
; chameleon_usb.vhd                               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_usb.vhd                               ;         ;
; chameleon_1mhz.vhd                              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_1mhz.vhd                              ;         ;
; chameleon_1khz.vhd                              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_1khz.vhd                              ;         ;
; chameleon_phi_clock_a.vhd                       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_phi_clock_a.vhd                       ;         ;
; chameleon_phi_clock_e.vhd                       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_phi_clock_e.vhd                       ;         ;
; chameleon_docking_station.vhd                   ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_docking_station.vhd                   ;         ;
; chameleon_cdtv_remote.vhd                       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_cdtv_remote.vhd                       ;         ;
; chameleon_c64_joykeyb.vhd                       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_c64_joykeyb.vhd                       ;         ;
; chameleon2_io_a.vhd                             ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon2_io_a.vhd                             ;         ;
; chameleon2_io_e.vhd                             ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon2_io_e.vhd                             ;         ;
; chameleon2_io_shiftreg.vhd                      ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon2_io_shiftreg.vhd                      ;         ;
; gen_usart.vhd                                   ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/gen_usart.vhd                                   ;         ;
; atari800core_chameleon.vhd                      ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd                      ;         ;
; pll_pal.vhd                                     ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/pll_pal.vhd                                     ;         ;
; pll_ntsc.vhd                                    ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/pll_ntsc.vhd                                    ;         ;
; common/a8core/atari800core.vhd                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd                  ;         ;
; common/a8core/atari800core_simple_sdram.vhd     ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core_simple_sdram.vhd     ;         ;
; common/a8core/cart_logic.vhd                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cart_logic.vhd                    ;         ;
; common/a8core/covox.vhd                         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/covox.vhd                         ;         ;
; common/a8core/cpu.vhd                           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu.vhd                           ;         ;
; common/a8core/cpu_65xx_a.vhd                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu_65xx_a.vhd                    ;         ;
; common/a8core/cpu_65xx_e.vhd                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu_65xx_e.vhd                    ;         ;
; common/a8core/freezer_debug_trigger.vhd         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/freezer_debug_trigger.vhd         ;         ;
; common/a8core/freezer_logic.vhd                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/freezer_logic.vhd                 ;         ;
; common/a8core/internalromram.vhd                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/internalromram.vhd                ;         ;
; common/a8core/address_decoder.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/address_decoder.vhdl              ;         ;
; common/a8core/antic.vhdl                        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl                        ;         ;
; common/a8core/antic_counter.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic_counter.vhdl                ;         ;
; common/a8core/antic_dma_clock.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic_dma_clock.vhdl              ;         ;
; common/a8core/basic.vhdl                        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/basic.vhdl                        ;         ;
; common/a8core/enable_divider.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/enable_divider.vhdl               ;         ;
; common/a8core/gtia.vhdl                         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia.vhdl                         ;         ;
; common/a8core/gtia_palette.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia_palette.vhdl                 ;         ;
; common/a8core/gtia_player.vhdl                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia_player.vhdl                  ;         ;
; common/a8core/gtia_priority.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia_priority.vhdl                ;         ;
; common/a8core/irq_glue.vhdl                     ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/irq_glue.vhdl                     ;         ;
; common/a8core/os16.vhdl                         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os16.vhdl                         ;         ;
; common/a8core/os16_loop.vhdl                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os16_loop.vhdl                    ;         ;
; common/a8core/os2.vhdl                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os2.vhdl                          ;         ;
; common/a8core/os8.vhdl                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os8.vhdl                          ;         ;
; common/a8core/os_5200.vhdl                      ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os_5200.vhdl                      ;         ;
; common/a8core/pia.vhdl                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pia.vhdl                          ;         ;
; common/a8core/pokey.vhdl                        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl                        ;         ;
; common/a8core/pokey_countdown_timer.vhdl        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_countdown_timer.vhdl        ;         ;
; common/a8core/pokey_keyboard_scanner.vhdl       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_keyboard_scanner.vhdl       ;         ;
; common/a8core/pokey_mixer.vhdl                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_mixer.vhdl                  ;         ;
; common/a8core/pokey_mixer_mux.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_mixer_mux.vhdl              ;         ;
; common/a8core/pokey_noise_filter.vhdl           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_noise_filter.vhdl           ;         ;
; common/a8core/pokey_poly_17_9.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_poly_17_9.vhdl              ;         ;
; common/a8core/pokey_poly_4.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_poly_4.vhdl                 ;         ;
; common/a8core/pokey_poly_5.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_poly_5.vhdl                 ;         ;
; common/a8core/pot_from_signed.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pot_from_signed.vhdl              ;         ;
; common/a8core/ps2_to_atari800.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/ps2_to_atari800.vhdl              ;         ;
; common/a8core/reg_file.vhdl                     ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/reg_file.vhdl                     ;         ;
; common/a8core/shared_enable.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/shared_enable.vhdl                ;         ;
; common/a8core/simple_counter.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/simple_counter.vhdl               ;         ;
; common/a8core/wide_delay_line.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/wide_delay_line.vhdl              ;         ;
; common/components/hq_dac.v                      ; yes             ; User Verilog HDL File                                 ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/hq_dac.v                      ;         ;
; common/components/fifo_receive.vhd              ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/fifo_receive.vhd              ;         ;
; common/components/fifo_transmit.vhd             ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/fifo_transmit.vhd             ;         ;
; common/components/i2c_master.vhd                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/i2c_master.vhd                ;         ;
; common/components/spi_master.vhd                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/spi_master.vhd                ;         ;
; common/components/syncreset_enable_divider.vhd  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/syncreset_enable_divider.vhd  ;         ;
; common/components/complete_address_decoder.vhdl ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/complete_address_decoder.vhdl ;         ;
; common/components/delay_line.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/delay_line.vhdl               ;         ;
; common/components/generic_ram_infer.vhdl        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/generic_ram_infer.vhdl        ;         ;
; common/components/latch_delay_line.vhdl         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/latch_delay_line.vhdl         ;         ;
; common/components/mult_infer.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/mult_infer.vhdl               ;         ;
; common/components/ps2_keyboard.vhdl             ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/ps2_keyboard.vhdl             ;         ;
; common/components/scandouble_ram_infer.vhdl     ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/scandouble_ram_infer.vhdl     ;         ;
; common/components/scandoubler.vhdl              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/scandoubler.vhdl              ;         ;
; common/components/sdram_statemachine.vhdl       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/sdram_statemachine.vhdl       ;         ;
; common/components/simple_low_pass_filter.vhdl   ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/simple_low_pass_filter.vhdl   ;         ;
; common/components/synchronizer.vhdl             ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/synchronizer.vhdl             ;         ;
; common/zpu/zpu_core.vhd                         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_core.vhd                         ;         ;
; common/zpu/zpucore.vhd                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd                          ;         ;
; common/zpu/zpupkg.vhd                           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpupkg.vhd                           ;         ;
; common/zpu/sio_handler.vhdl                     ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/sio_handler.vhdl                     ;         ;
; common/zpu/zpu_config_regs.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl                 ;         ;
; common/zpu/zpu_glue.vhdl                        ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_glue.vhdl                        ;         ;
; altpll.tdf                                      ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/altpll.tdf                                                      ;         ;
; aglobal180.inc                                  ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/aglobal180.inc                                                  ;         ;
; stratix_pll.inc                                 ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/stratix_pll.inc                                                 ;         ;
; stratixii_pll.inc                               ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/stratixii_pll.inc                                               ;         ;
; cycloneii_pll.inc                               ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/cycloneii_pll.inc                                               ;         ;
; db/pll_pal_altpll.v                             ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/pll_pal_altpll.v                             ;         ;
; scfifo.tdf                                      ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/scfifo.tdf                                                      ;         ;
; a_regfifo.inc                                   ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/a_regfifo.inc                                                   ;         ;
; a_dpfifo.inc                                    ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/a_dpfifo.inc                                                    ;         ;
; a_i2fifo.inc                                    ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/a_i2fifo.inc                                                    ;         ;
; a_fffifo.inc                                    ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/a_fffifo.inc                                                    ;         ;
; a_f2fifo.inc                                    ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/a_f2fifo.inc                                                    ;         ;
; db/scfifo_vh31.tdf                              ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/scfifo_vh31.tdf                              ;         ;
; db/a_dpfifo_6o31.tdf                            ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/a_dpfifo_6o31.tdf                            ;         ;
; db/altsyncram_cqb1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_cqb1.tdf                          ;         ;
; db/cmpr_es8.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cmpr_es8.tdf                                 ;         ;
; db/cntr_p9b.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_p9b.tdf                                 ;         ;
; db/cntr_6a7.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_6a7.tdf                                 ;         ;
; db/cntr_q9b.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_q9b.tdf                                 ;         ;
; db/scfifo_dj31.tdf                              ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/scfifo_dj31.tdf                              ;         ;
; db/a_dpfifo_kp31.tdf                            ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/a_dpfifo_kp31.tdf                            ;         ;
; db/altsyncram_8tb1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_8tb1.tdf                          ;         ;
; altsyncram.tdf                                  ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/altsyncram.tdf                                                  ;         ;
; stratix_ram_block.inc                           ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/stratix_ram_block.inc                                           ;         ;
; lpm_mux.inc                                     ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/lpm_mux.inc                                                     ;         ;
; lpm_decode.inc                                  ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/lpm_decode.inc                                                  ;         ;
; a_rdenreg.inc                                   ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/a_rdenreg.inc                                                   ;         ;
; altrom.inc                                      ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/altrom.inc                                                      ;         ;
; altram.inc                                      ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/altram.inc                                                      ;         ;
; altdpram.inc                                    ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/altdpram.inc                                                    ;         ;
; db/altsyncram_a7a1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_a7a1.tdf                          ;         ;
; zpu_rom.mif                                     ; yes             ; Auto-Found Memory Initialization File                 ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/zpu_rom.mif                                     ;         ;
; db/altsyncram_bg41.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_bg41.tdf                          ;         ;
; db/altsyncram_ld41.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_ld41.tdf                          ;         ;
; db/altsyncram_4f81.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_4f81.tdf                          ;         ;
; db/altsyncram_nd41.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_nd41.tdf                          ;         ;
; db/altsyncram_ab11.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_ab11.tdf                          ;         ;
; atari800core.atari800core_chameleon0.rtl.mif    ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/atari800core.atari800core_chameleon0.rtl.mif ;         ;
; altshift_taps.tdf                               ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/altshift_taps.tdf                                               ;         ;
; lpm_counter.inc                                 ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/lpm_counter.inc                                                 ;         ;
; lpm_compare.inc                                 ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/lpm_compare.inc                                                 ;         ;
; lpm_constant.inc                                ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/lpm_constant.inc                                                ;         ;
; db/shift_taps_plm.tdf                           ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/shift_taps_plm.tdf                           ;         ;
; db/altsyncram_35b1.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_35b1.tdf                          ;         ;
; db/cntr_asf.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_asf.tdf                                 ;         ;
; db/cmpr_mgc.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cmpr_mgc.tdf                                 ;         ;
; db/cntr_0ch.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_0ch.tdf                                 ;         ;
; db/shift_taps_n5n.tdf                           ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/shift_taps_n5n.tdf                           ;         ;
; db/altsyncram_0961.tdf                          ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_0961.tdf                          ;         ;
; db/add_sub_r3e.tdf                              ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/add_sub_r3e.tdf                              ;         ;
; db/cntr_vof.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_vof.tdf                                 ;         ;
; db/cmpr_hgc.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cmpr_hgc.tdf                                 ;         ;
; db/cntr_i8h.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_i8h.tdf                                 ;         ;
; lpm_mult.tdf                                    ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/lpm_mult.tdf                                                    ;         ;
; lpm_add_sub.inc                                 ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/lpm_add_sub.inc                                                 ;         ;
; multcore.inc                                    ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/multcore.inc                                                    ;         ;
; bypassff.inc                                    ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/bypassff.inc                                                    ;         ;
; altshift.inc                                    ; yes             ; Megafunction                                          ; /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/altshift.inc                                                    ;         ;
; db/mult_0dt.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/mult_0dt.tdf                                 ;         ;
; db/mult_a4t.tdf                                 ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/mult_a4t.tdf                                 ;         ;
+-------------------------------------------------+-----------------+-------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                                                                                              ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                      ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 13,048                                                                                                     ;
;                                             ;                                                                                                            ;
; Total combinational functions               ; 10309                                                                                                      ;
; Logic element usage by number of LUT inputs ;                                                                                                            ;
;     -- 4 input functions                    ; 6145                                                                                                       ;
;     -- 3 input functions                    ; 2359                                                                                                       ;
;     -- <=2 input functions                  ; 1805                                                                                                       ;
;                                             ;                                                                                                            ;
; Logic elements by mode                      ;                                                                                                            ;
;     -- normal mode                          ; 8731                                                                                                       ;
;     -- arithmetic mode                      ; 1578                                                                                                       ;
;                                             ;                                                                                                            ;
; Total registers                             ; 5932                                                                                                       ;
;     -- Dedicated logic registers            ; 5932                                                                                                       ;
;     -- I/O registers                        ; 0                                                                                                          ;
;                                             ;                                                                                                            ;
; I/O pins                                    ; 132                                                                                                        ;
; Total memory bits                           ; 340558                                                                                                     ;
;                                             ;                                                                                                            ;
; Embedded Multiplier 9-bit elements          ; 8                                                                                                          ;
;                                             ;                                                                                                            ;
; Total PLLs                                  ; 1                                                                                                          ;
;     -- PLLs                                 ; 1                                                                                                          ;
;                                             ;                                                                                                            ;
; Maximum fan-out node                        ; pll_pal:\gen_pal_pll:chameleon_pll2|altpll:altpll_component|pll_pal_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 6169                                                                                                       ;
; Total fan-out                               ; 57472                                                                                                      ;
; Average fan-out                             ; 3.43                                                                                                       ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; Compilation Hierarchy Node                                                      ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                ; Entity Name               ; Library Name ;
+---------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; |atari800core_chameleon                                                         ; 10309 (56)          ; 5932 (102)                ; 340558      ; 8            ; 0       ; 4         ; 132  ; 0            ; |atari800core_chameleon                                                                                                                                                                                                            ; atari800core_chameleon    ; work         ;
;    |atari800core_simple_sdram:atarixl_simple_sdram1|                            ; 4853 (19)           ; 2937 (0)                  ; 2752        ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1                                                                                                                                                            ; atari800core_simple_sdram ; work         ;
;       |atari800core:atari800xl|                                                 ; 4797 (21)           ; 2918 (0)                  ; 2752        ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl                                                                                                                                    ; atari800core              ; work         ;
;          |address_decoder:mmu1|                                                 ; 1292 (988)          ; 104 (71)                  ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1                                                                                                               ; address_decoder           ; work         ;
;             |CartLogic:emu_cart|                                                ; 177 (177)           ; 19 (19)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart                                                                                            ; CartLogic                 ; work         ;
;             |FreezerLogic:freezer|                                              ; 127 (127)           ; 14 (14)                   ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer                                                                                          ; FreezerLogic              ; work         ;
;                |generic_ram_infer:freezer_bram|                                 ; 0 (0)               ; 0 (0)                     ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram                                                           ; generic_ram_infer         ; work         ;
;                   |altsyncram:ram_block_rtl_0|                                  ; 0 (0)               ; 0 (0)                     ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0                                ; altsyncram                ; work         ;
;                      |altsyncram_ld41:auto_generated|                           ; 0 (0)               ; 0 (0)                     ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0|altsyncram_ld41:auto_generated ; altsyncram_ld41           ; work         ;
;          |antic:antic1|                                                         ; 692 (553)           ; 407 (329)                 ; 1536        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1                                                                                                                       ; antic                     ; work         ;
;             |antic_counter:antic_counter_display_list|                          ; 54 (54)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list                                                                              ; antic_counter             ; work         ;
;             |antic_counter:antic_counter_memory_scan|                           ; 30 (30)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan                                                                               ; antic_counter             ; work         ;
;             |antic_dma_clock_del:antic_dma_clock1|                              ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_dma_clock_del:antic_dma_clock1                                                                                  ; antic_dma_clock_del       ; work         ;
;             |generic_ram_infer:reg_file1|                                       ; 18 (18)             ; 0 (0)                     ; 1536        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1                                                                                           ; generic_ram_infer         ; work         ;
;                |altsyncram:ram_block_rtl_0|                                     ; 0 (0)               ; 0 (0)                     ; 1536        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1|altsyncram:ram_block_rtl_0                                                                ; altsyncram                ; work         ;
;                   |altsyncram_nd41:auto_generated|                              ; 0 (0)               ; 0 (0)                     ; 1536        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1|altsyncram:ram_block_rtl_0|altsyncram_nd41:auto_generated                                 ; altsyncram_nd41           ; work         ;
;             |latch_delay_line:wsync_delay|                                      ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|latch_delay_line:wsync_delay                                                                                          ; latch_delay_line          ; work         ;
;             |simple_counter:antic_counter_line_buffer|                          ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer                                                                              ; simple_counter            ; work         ;
;             |simple_counter:antic_counter_refresh_count|                        ; 9 (9)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count                                                                            ; simple_counter            ; work         ;
;             |simple_counter:antic_counter_row_count|                            ; 10 (10)             ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count                                                                                ; simple_counter            ; work         ;
;             |wide_delay_line:chbase_delay|                                      ; 0 (0)               ; 14 (14)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay                                                                                          ; wide_delay_line           ; work         ;
;             |wide_delay_line:nmien_delay|                                       ; 0 (0)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay                                                                                           ; wide_delay_line           ; work         ;
;             |wide_delay_line:vscrol_delay|                                      ; 0 (0)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay                                                                                          ; wide_delay_line           ; work         ;
;          |covox:\gen_covox_on:covox1|                                           ; 5 (5)               ; 32 (32)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:\gen_covox_on:covox1                                                                                                         ; covox                     ; work         ;
;          |cpu:cpu6502|                                                          ; 800 (7)             ; 162 (2)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502                                                                                                                        ; cpu                       ; work         ;
;             |cpu_65xx:cpu_6502_peter|                                           ; 793 (793)           ; 160 (160)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter                                                                                                ; cpu_65xx                  ; work         ;
;          |gtia:gtia1|                                                           ; 650 (453)           ; 604 (459)                 ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1                                                                                                                         ; gtia                      ; work         ;
;             |delay_line:csync_delay|                                            ; 0 (0)               ; 15 (15)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay                                                                                                  ; delay_line                ; work         ;
;             |delay_line:hsync_delay|                                            ; 0 (0)               ; 15 (15)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay                                                                                                  ; delay_line                ; work         ;
;             |gtia_player:missile0|                                              ; 13 (13)             ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0                                                                                                    ; gtia_player               ; work         ;
;             |gtia_player:missile1|                                              ; 13 (13)             ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1                                                                                                    ; gtia_player               ; work         ;
;             |gtia_player:missile2|                                              ; 13 (13)             ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2                                                                                                    ; gtia_player               ; work         ;
;             |gtia_player:missile3|                                              ; 13 (13)             ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3                                                                                                    ; gtia_player               ; work         ;
;             |gtia_player:player0|                                               ; 21 (21)             ; 10 (10)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player0                                                                                                     ; gtia_player               ; work         ;
;             |gtia_player:player1|                                               ; 21 (21)             ; 10 (10)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1                                                                                                     ; gtia_player               ; work         ;
;             |gtia_player:player2|                                               ; 21 (21)             ; 10 (10)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2                                                                                                     ; gtia_player               ; work         ;
;             |gtia_player:player3|                                               ; 21 (21)             ; 10 (10)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3                                                                                                     ; gtia_player               ; work         ;
;             |gtia_priority:priority_rules|                                      ; 31 (31)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_priority:priority_rules                                                                                            ; gtia_priority             ; work         ;
;             |simple_counter:counter_hpos|                                       ; 20 (20)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos                                                                                             ; simple_counter            ; work         ;
;             |wide_delay_line:hposm0_delay|                                      ; 10 (0)              ; 6 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay                                                                                            ; wide_delay_line           ; work         ;
;                |altshift_taps:shift_reg_rtl_0|                                  ; 10 (0)              ; 6 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0                                                              ; altshift_taps             ; work         ;
;                   |shift_taps_n5n:auto_generated|                               ; 10 (2)              ; 6 (3)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n5n:auto_generated                                ; shift_taps_n5n            ; work         ;
;                      |altsyncram_0961:altsyncram4|                              ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n5n:auto_generated|altsyncram_0961:altsyncram4    ; altsyncram_0961           ; work         ;
;                      |cntr_i8h:cntr5|                                           ; 3 (3)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n5n:auto_generated|cntr_i8h:cntr5                 ; cntr_i8h                  ; work         ;
;                      |cntr_vof:cntr1|                                           ; 5 (5)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n5n:auto_generated|cntr_vof:cntr1                 ; cntr_vof                  ; work         ;
;             |wide_delay_line:prior_longer_delay|                                ; 0 (0)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay                                                                                      ; wide_delay_line           ; work         ;
;             |wide_delay_line:sizem_delay|                                       ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay                                                                                             ; wide_delay_line           ; work         ;
;             |wide_delay_line:sizep0_delay|                                      ; 0 (0)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay                                                                                            ; wide_delay_line           ; work         ;
;             |wide_delay_line:sizep1_delay|                                      ; 0 (0)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay                                                                                            ; wide_delay_line           ; work         ;
;             |wide_delay_line:sizep2_delay|                                      ; 0 (0)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay                                                                                            ; wide_delay_line           ; work         ;
;             |wide_delay_line:sizep3_delay|                                      ; 0 (0)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay                                                                                            ; wide_delay_line           ; work         ;
;          |irq_glue:irq_glue1|                                                   ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|irq_glue:irq_glue1                                                                                                                 ; irq_glue                  ; work         ;
;          |pia:pia1|                                                             ; 80 (80)             ; 75 (69)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1                                                                                                                           ; pia                       ; work         ;
;             |synchronizer:ca2_synchronizer|                                     ; 0 (0)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:ca2_synchronizer                                                                                             ; synchronizer              ; work         ;
;             |synchronizer:cb2_synchronizer|                                     ; 0 (0)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:cb2_synchronizer                                                                                             ; synchronizer              ; work         ;
;          |pokey:\gen_stereo:pokey2|                                             ; 367 (202)           ; 323 (198)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2                                                                                                           ; pokey                     ; work         ;
;             |complete_address_decoder:decode_addr1|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|complete_address_decoder:decode_addr1                                                                     ; complete_address_decoder  ; work         ;
;             |delay_line:serout_clock_delay|                                     ; 6 (6)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay                                                                             ; delay_line                ; work         ;
;             |latch_delay_line:stimer_delay|                                     ; 3 (3)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:stimer_delay                                                                             ; latch_delay_line          ; work         ;
;             |latch_delay_line:twotone_del|                                      ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:twotone_del                                                                              ; latch_delay_line          ; work         ;
;             |pokey_countdown_timer:timer0|                                      ; 14 (9)              ; 11 (8)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0                                                                              ; pokey_countdown_timer     ; work         ;
;                |delay_line:underflow0_delay|                                    ; 5 (5)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay                                                  ; delay_line                ; work         ;
;             |pokey_countdown_timer:timer1|                                      ; 14 (9)              ; 11 (8)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1                                                                              ; pokey_countdown_timer     ; work         ;
;                |delay_line:underflow0_delay|                                    ; 5 (5)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay                                                  ; delay_line                ; work         ;
;             |pokey_countdown_timer:timer2|                                      ; 14 (9)              ; 11 (8)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2                                                                              ; pokey_countdown_timer     ; work         ;
;                |delay_line:underflow0_delay|                                    ; 5 (5)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay                                                  ; delay_line                ; work         ;
;             |pokey_countdown_timer:timer3|                                      ; 17 (9)              ; 11 (8)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3                                                                              ; pokey_countdown_timer     ; work         ;
;                |delay_line:underflow0_delay|                                    ; 8 (8)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay                                                  ; delay_line                ; work         ;
;             |pokey_keyboard_scanner:\gen_normal_scan:pokey_keyboard_scanner1|   ; 32 (32)             ; 28 (28)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:\gen_normal_scan:pokey_keyboard_scanner1                                           ; pokey_keyboard_scanner    ; work         ;
;             |pokey_noise_filter:pokey_noise_filter0|                            ; 4 (4)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter0                                                                    ; pokey_noise_filter        ; work         ;
;             |pokey_noise_filter:pokey_noise_filter1|                            ; 4 (4)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter1                                                                    ; pokey_noise_filter        ; work         ;
;             |pokey_noise_filter:pokey_noise_filter2|                            ; 4 (4)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter2                                                                    ; pokey_noise_filter        ; work         ;
;             |pokey_noise_filter:pokey_noise_filter3|                            ; 4 (4)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter3                                                                    ; pokey_noise_filter        ; work         ;
;             |pokey_poly_17_9:poly_17_19_lfsr|                                   ; 18 (18)             ; 18 (18)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr                                                                           ; pokey_poly_17_9           ; work         ;
;             |pokey_poly_4:poly_4_lfsr|                                          ; 4 (4)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_4:poly_4_lfsr                                                                                  ; pokey_poly_4              ; work         ;
;             |pokey_poly_5:poly_5_lfsr|                                          ; 5 (5)               ; 5 (5)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr                                                                                  ; pokey_poly_5              ; work         ;
;             |syncreset_enable_divider:enable_15_div|                            ; 11 (11)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div                                                                    ; syncreset_enable_divider  ; work         ;
;             |syncreset_enable_divider:enable_64_div|                            ; 8 (8)               ; 6 (6)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div                                                                    ; syncreset_enable_divider  ; work         ;
;          |pokey:pokey1|                                                         ; 403 (223)           ; 339 (211)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1                                                                                                                       ; pokey                     ; work         ;
;             |complete_address_decoder:decode_addr1|                             ; 11 (11)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1                                                                                 ; complete_address_decoder  ; work         ;
;             |delay_line:serout_clock_delay|                                     ; 6 (6)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay                                                                                         ; delay_line                ; work         ;
;             |latch_delay_line:stimer_delay|                                     ; 3 (3)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|latch_delay_line:stimer_delay                                                                                         ; latch_delay_line          ; work         ;
;             |latch_delay_line:twotone_del|                                      ; 0 (0)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|latch_delay_line:twotone_del                                                                                          ; latch_delay_line          ; work         ;
;             |pokey_countdown_timer:timer0|                                      ; 14 (9)              ; 11 (8)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0                                                                                          ; pokey_countdown_timer     ; work         ;
;                |delay_line:underflow0_delay|                                    ; 5 (5)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay                                                              ; delay_line                ; work         ;
;             |pokey_countdown_timer:timer1|                                      ; 14 (9)              ; 11 (8)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1                                                                                          ; pokey_countdown_timer     ; work         ;
;                |delay_line:underflow0_delay|                                    ; 5 (5)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay                                                              ; delay_line                ; work         ;
;             |pokey_countdown_timer:timer2|                                      ; 14 (9)              ; 11 (8)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2                                                                                          ; pokey_countdown_timer     ; work         ;
;                |delay_line:underflow0_delay|                                    ; 5 (5)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay                                                              ; delay_line                ; work         ;
;             |pokey_countdown_timer:timer3|                                      ; 17 (9)              ; 11 (8)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3                                                                                          ; pokey_countdown_timer     ; work         ;
;                |delay_line:underflow0_delay|                                    ; 8 (8)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay                                                              ; delay_line                ; work         ;
;             |pokey_keyboard_scanner:\gen_normal_scan:pokey_keyboard_scanner1|   ; 38 (38)             ; 28 (28)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:\gen_normal_scan:pokey_keyboard_scanner1                                                       ; pokey_keyboard_scanner    ; work         ;
;             |pokey_noise_filter:pokey_noise_filter0|                            ; 4 (4)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter0                                                                                ; pokey_noise_filter        ; work         ;
;             |pokey_noise_filter:pokey_noise_filter1|                            ; 4 (4)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter1                                                                                ; pokey_noise_filter        ; work         ;
;             |pokey_noise_filter:pokey_noise_filter2|                            ; 4 (4)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter2                                                                                ; pokey_noise_filter        ; work         ;
;             |pokey_noise_filter:pokey_noise_filter3|                            ; 4 (4)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter3                                                                                ; pokey_noise_filter        ; work         ;
;             |pokey_poly_17_9:poly_17_19_lfsr|                                   ; 18 (18)             ; 18 (18)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr                                                                                       ; pokey_poly_17_9           ; work         ;
;             |pokey_poly_4:poly_4_lfsr|                                          ; 4 (4)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_4:poly_4_lfsr                                                                                              ; pokey_poly_4              ; work         ;
;             |pokey_poly_5:poly_5_lfsr|                                          ; 5 (5)               ; 5 (5)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_5:poly_5_lfsr                                                                                              ; pokey_poly_5              ; work         ;
;             |synchronizer:sio_in1_synchronizer|                                 ; 1 (1)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in1_synchronizer                                                                                     ; synchronizer              ; work         ;
;             |syncreset_enable_divider:enable_15_div|                            ; 11 (11)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div                                                                                ; syncreset_enable_divider  ; work         ;
;             |syncreset_enable_divider:enable_64_div|                            ; 8 (8)               ; 6 (6)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div                                                                                ; syncreset_enable_divider  ; work         ;
;          |pokey_mixer_mux:pokey_mixer_both|                                     ; 363 (33)            ; 159 (33)                  ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both                                                                                                   ; pokey_mixer_mux           ; work         ;
;             |pokey_mixer:shared_pokey_mixer|                                    ; 164 (164)           ; 42 (42)                   ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer                                                                    ; pokey_mixer               ; work         ;
;                |mult_infer:linterp_mult|                                        ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult                                            ; mult_infer                ; work         ;
;                   |lpm_mult:Mult0|                                              ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0                             ; lpm_mult                  ; work         ;
;                      |mult_a4t:auto_generated|                                  ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0|mult_a4t:auto_generated     ; mult_a4t                  ; work         ;
;             |simple_low_pass_filter:filter_left|                                ; 83 (83)             ; 42 (42)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|simple_low_pass_filter:filter_left                                                                ; simple_low_pass_filter    ; work         ;
;             |simple_low_pass_filter:filter_right|                               ; 83 (83)             ; 42 (42)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|simple_low_pass_filter:filter_right                                                               ; simple_low_pass_filter    ; work         ;
;          |reg_file:antic_mirror|                                                ; 12 (11)             ; 128 (128)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror                                                                                                              ; reg_file                  ; work         ;
;             |complete_address_decoder:complete_address_decoder1|                ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror|complete_address_decoder:complete_address_decoder1                                                           ; complete_address_decoder  ; work         ;
;          |reg_file:gtia_mirror|                                                 ; 17 (17)             ; 256 (256)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror                                                                                                               ; reg_file                  ; work         ;
;          |reg_file:pokey1_mirror|                                               ; 16 (15)             ; 128 (128)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror                                                                                                             ; reg_file                  ; work         ;
;             |complete_address_decoder:complete_address_decoder1|                ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror|complete_address_decoder:complete_address_decoder1                                                          ; complete_address_decoder  ; work         ;
;          |reg_file:pokey2_mirror|                                               ; 17 (17)             ; 128 (128)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror                                                                                                             ; reg_file                  ; work         ;
;          |shared_enable:enables|                                                ; 59 (52)             ; 73 (36)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables                                                                                                              ; shared_enable             ; work         ;
;             |delay_line:delay_line_phase|                                       ; 0 (0)               ; 31 (31)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase                                                                                  ; delay_line                ; work         ;
;             |enable_divider:enable_179_clock_div|                               ; 7 (7)               ; 6 (6)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div                                                                          ; enable_divider            ; work         ;
;       |pot_from_signed:pot0|                                                    ; 37 (24)             ; 19 (11)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0                                                                                                                                       ; pot_from_signed           ; work         ;
;          |enable_divider:pot_clock_div|                                         ; 13 (13)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div                                                                                                          ; enable_divider            ; work         ;
;    |chameleon2_io:chameleon_io_inst|                                            ; 656 (126)           ; 720 (64)                  ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst                                                                                                                                                                            ; chameleon2_io             ; work         ;
;       |chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst| ; 211 (211)           ; 281 (281)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst                                                                                                    ; chameleon_c64_joykeyb     ; work         ;
;       |chameleon_docking_station:\genDockingStation:myDockingStation|           ; 228 (228)           ; 314 (314)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_docking_station:\genDockingStation:myDockingStation                                                                                                              ; chameleon_docking_station ; work         ;
;       |chameleon_phi_clock:phiInstance|                                         ; 91 (91)             ; 61 (61)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_phi_clock:phiInstance                                                                                                                                            ; chameleon_phi_clock       ; work         ;
;    |chameleon2_io_shiftreg:io_shiftreg_inst|                                    ; 12 (12)             ; 10 (10)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon2_io_shiftreg:io_shiftreg_inst                                                                                                                                                                    ; chameleon2_io_shiftreg    ; work         ;
;    |chameleon_1mhz:my1Mhz|                                                      ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon_1mhz:my1Mhz                                                                                                                                                                                      ; chameleon_1mhz            ; work         ;
;    |chameleon_cdtv_remote:myIr|                                                 ; 137 (137)           ; 96 (96)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon_cdtv_remote:myIr                                                                                                                                                                                 ; chameleon_cdtv_remote     ; work         ;
;    |chameleon_usb:usb|                                                          ; 143 (111)           ; 93 (50)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon_usb:usb                                                                                                                                                                                          ; chameleon_usb             ; work         ;
;       |gen_usart:myUsart|                                                       ; 32 (32)             ; 43 (43)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|chameleon_usb:usb|gen_usart:myUsart                                                                                                                                                                        ; gen_usart                 ; work         ;
;    |enable_divider:enable_179_clock_div_zpu_pokey|                              ; 5 (5)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|enable_divider:enable_179_clock_div_zpu_pokey                                                                                                                                                              ; enable_divider            ; work         ;
;    |enable_divider:my10hz|                                                      ; 23 (23)             ; 11 (11)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|enable_divider:my10hz                                                                                                                                                                                      ; enable_divider            ; work         ;
;    |enable_divider:my10khz|                                                     ; 25 (25)             ; 14 (14)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|enable_divider:my10khz                                                                                                                                                                                     ; enable_divider            ; work         ;
;    |hq_dac:dac_left|                                                            ; 108 (108)           ; 71 (71)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|hq_dac:dac_left                                                                                                                                                                                            ; hq_dac                    ; work         ;
;    |hq_dac:dac_right|                                                           ; 108 (108)           ; 71 (71)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|hq_dac:dac_right                                                                                                                                                                                           ; hq_dac                    ; work         ;
;    |pll_pal:\gen_pal_pll:chameleon_pll2|                                        ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|pll_pal:\gen_pal_pll:chameleon_pll2                                                                                                                                                                        ; pll_pal                   ; work         ;
;       |altpll:altpll_component|                                                 ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|pll_pal:\gen_pal_pll:chameleon_pll2|altpll:altpll_component                                                                                                                                                ; altpll                    ; work         ;
;          |pll_pal_altpll:auto_generated|                                        ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|pll_pal:\gen_pal_pll:chameleon_pll2|altpll:altpll_component|pll_pal_altpll:auto_generated                                                                                                                  ; pll_pal_altpll            ; work         ;
;    |ps2_to_atari800:keyboard_map1|                                              ; 277 (204)           ; 140 (78)                  ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1                                                                                                                                                                              ; ps2_to_atari800           ; work         ;
;       |ps2_keyboard:\gen_ps2_on:keyboard1|                                      ; 73 (65)             ; 62 (52)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1                                                                                                                                           ; ps2_keyboard              ; work         ;
;          |enable_divider:enable_div|                                            ; 8 (8)               ; 4 (4)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div                                                                                                                 ; enable_divider            ; work         ;
;          |synchronizer:sync_clk|                                                ; 0 (0)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|synchronizer:sync_clk                                                                                                                     ; synchronizer              ; work         ;
;          |synchronizer:sync_dat|                                                ; 0 (0)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|synchronizer:sync_dat                                                                                                                     ; synchronizer              ; work         ;
;    |scandoubler:scandoubler1|                                                   ; 114 (88)            ; 52 (37)                   ; 37006       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1                                                                                                                                                                                   ; scandoubler               ; work         ;
;       |delay_line:hsync_delay|                                                  ; 26 (0)              ; 15 (0)                    ; 126         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay                                                                                                                                                            ; delay_line                ; work         ;
;          |altshift_taps:shift_reg_rtl_0|                                        ; 26 (0)              ; 15 (0)                    ; 126         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0                                                                                                                              ; altshift_taps             ; work         ;
;             |shift_taps_plm:auto_generated|                                     ; 26 (0)              ; 15 (1)                    ; 126         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_plm:auto_generated                                                                                                ; shift_taps_plm            ; work         ;
;                |altsyncram_35b1:altsyncram2|                                    ; 0 (0)               ; 0 (0)                     ; 126         ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_plm:auto_generated|altsyncram_35b1:altsyncram2                                                                    ; altsyncram_35b1           ; work         ;
;                |cntr_0ch:cntr3|                                                 ; 8 (8)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_plm:auto_generated|cntr_0ch:cntr3                                                                                 ; cntr_0ch                  ; work         ;
;                |cntr_asf:cntr1|                                                 ; 18 (16)             ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_plm:auto_generated|cntr_asf:cntr1                                                                                 ; cntr_asf                  ; work         ;
;                   |cmpr_mgc:cmpr6|                                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_plm:auto_generated|cntr_asf:cntr1|cmpr_mgc:cmpr6                                                                  ; cmpr_mgc                  ; work         ;
;       |gtia_palette:palette4|                                                   ; 0 (0)               ; 0 (0)                     ; 7680        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|gtia_palette:palette4                                                                                                                                                             ; gtia_palette              ; work         ;
;          |altsyncram:Mux4_rtl_0|                                                ; 0 (0)               ; 0 (0)                     ; 7680        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|gtia_palette:palette4|altsyncram:Mux4_rtl_0                                                                                                                                       ; altsyncram                ; work         ;
;             |altsyncram_ab11:auto_generated|                                    ; 0 (0)               ; 0 (0)                     ; 7680        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|gtia_palette:palette4|altsyncram:Mux4_rtl_0|altsyncram_ab11:auto_generated                                                                                                        ; altsyncram_ab11           ; work         ;
;       |scandouble_ram_infer:linea|                                              ; 0 (0)               ; 0 (0)                     ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|scandouble_ram_infer:linea                                                                                                                                                        ; scandouble_ram_infer      ; work         ;
;          |altsyncram:ram_block_rtl_0|                                           ; 0 (0)               ; 0 (0)                     ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0                                                                                                                             ; altsyncram                ; work         ;
;             |altsyncram_4f81:auto_generated|                                    ; 0 (0)               ; 0 (0)                     ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0|altsyncram_4f81:auto_generated                                                                                              ; altsyncram_4f81           ; work         ;
;       |scandouble_ram_infer:lineb|                                              ; 0 (0)               ; 0 (0)                     ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|scandouble_ram_infer:lineb                                                                                                                                                        ; scandouble_ram_infer      ; work         ;
;          |altsyncram:ram_block_rtl_0|                                           ; 0 (0)               ; 0 (0)                     ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0                                                                                                                             ; altsyncram                ; work         ;
;             |altsyncram_4f81:auto_generated|                                    ; 0 (0)               ; 0 (0)                     ; 14600       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0|altsyncram_4f81:auto_generated                                                                                              ; altsyncram_4f81           ; work         ;
;    |sdram_statemachine:sdram_adaptor|                                           ; 232 (232)           ; 222 (222)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor                                                                                                                                                                           ; sdram_statemachine        ; work         ;
;    |synchronizer:ba_synchron|                                                   ; 0 (0)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|synchronizer:ba_synchron                                                                                                                                                                                   ; synchronizer              ; work         ;
;    |synchronizer:ir_data_synchron|                                              ; 0 (0)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|synchronizer:ir_data_synchron                                                                                                                                                                              ; synchronizer              ; work         ;
;    |zpu_rom:zpu_rom1|                                                           ; 0 (0)               ; 0 (0)                     ; 262144      ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpu_rom:zpu_rom1                                                                                                                                                                                           ; zpu_rom                   ; work         ;
;       |altsyncram:altsyncram_component|                                         ; 0 (0)               ; 0 (0)                     ; 262144      ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpu_rom:zpu_rom1|altsyncram:altsyncram_component                                                                                                                                                           ; altsyncram                ; work         ;
;          |altsyncram_a7a1:auto_generated|                                       ; 0 (0)               ; 0 (0)                     ; 262144      ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpu_rom:zpu_rom1|altsyncram:altsyncram_component|altsyncram_a7a1:auto_generated                                                                                                                            ; altsyncram_a7a1           ; work         ;
;    |zpucore:zpu|                                                                ; 3544 (55)           ; 1375 (0)                  ; 38656       ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu                                                                                                                                                                                                ; zpucore                   ; work         ;
;       |generic_ram_infer:ram23_16|                                              ; 0 (0)               ; 0 (0)                     ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram23_16                                                                                                                                                                     ; generic_ram_infer         ; work         ;
;          |altsyncram:ram_block_rtl_0|                                           ; 0 (0)               ; 0 (0)                     ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0                                                                                                                                          ; altsyncram                ; work         ;
;             |altsyncram_bg41:auto_generated|                                    ; 0 (0)               ; 0 (0)                     ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated                                                                                                           ; altsyncram_bg41           ; work         ;
;       |generic_ram_infer:ram_15_8|                                              ; 0 (0)               ; 0 (0)                     ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_15_8                                                                                                                                                                     ; generic_ram_infer         ; work         ;
;          |altsyncram:ram_block_rtl_0|                                           ; 0 (0)               ; 0 (0)                     ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0                                                                                                                                          ; altsyncram                ; work         ;
;             |altsyncram_bg41:auto_generated|                                    ; 0 (0)               ; 0 (0)                     ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated                                                                                                           ; altsyncram_bg41           ; work         ;
;       |generic_ram_infer:ram_31_24|                                             ; 0 (0)               ; 0 (0)                     ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_31_24                                                                                                                                                                    ; generic_ram_infer         ; work         ;
;          |altsyncram:ram_block_rtl_0|                                           ; 0 (0)               ; 0 (0)                     ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0                                                                                                                                         ; altsyncram                ; work         ;
;             |altsyncram_bg41:auto_generated|                                    ; 0 (0)               ; 0 (0)                     ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated                                                                                                          ; altsyncram_bg41           ; work         ;
;       |generic_ram_infer:ram_7_0|                                               ; 0 (0)               ; 0 (0)                     ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_7_0                                                                                                                                                                      ; generic_ram_infer         ; work         ;
;          |altsyncram:ram_block_rtl_0|                                           ; 0 (0)               ; 0 (0)                     ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0                                                                                                                                           ; altsyncram                ; work         ;
;             |altsyncram_bg41:auto_generated|                                    ; 0 (0)               ; 0 (0)                     ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated                                                                                                            ; altsyncram_bg41           ; work         ;
;       |zpu_config_regs:config_regs|                                             ; 1237 (649)          ; 846 (468)                 ; 5888        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs                                                                                                                                                                    ; zpu_config_regs           ; work         ;
;          |complete_address_decoder:decode_addr|                                 ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr                                                                                                                               ; complete_address_decoder  ; work         ;
;          |i2c_master:i2c_master0|                                               ; 115 (115)           ; 60 (60)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master0                                                                                                                                             ; i2c_master                ; work         ;
;          |i2c_master:i2c_master1|                                               ; 115 (115)           ; 60 (60)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master1                                                                                                                                             ; i2c_master                ; work         ;
;          |pokey_poly_17_9:poly_17_19_lfsr|                                      ; 16 (16)             ; 17 (17)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|pokey_poly_17_9:poly_17_19_lfsr                                                                                                                                    ; pokey_poly_17_9           ; work         ;
;          |sio_handler:simple_uart_inst|                                         ; 222 (120)           ; 165 (91)                  ; 5888        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst                                                                                                                                       ; sio_handler               ; work         ;
;             |complete_address_decoder:decode_addr1|                             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|complete_address_decoder:decode_addr1                                                                                                 ; complete_address_decoder  ; work         ;
;             |fifo_receive:receive_fifo|                                         ; 49 (0)              ; 37 (0)                    ; 3840        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo                                                                                                             ; fifo_receive              ; work         ;
;                |scfifo:scfifo_component|                                        ; 49 (0)              ; 37 (0)                    ; 3840        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component                                                                                     ; scfifo                    ; work         ;
;                   |scfifo_dj31:auto_generated|                                  ; 49 (0)              ; 37 (0)                    ; 3840        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component|scfifo_dj31:auto_generated                                                          ; scfifo_dj31               ; work         ;
;                      |a_dpfifo_kp31:dpfifo|                                     ; 49 (26)             ; 37 (14)                   ; 3840        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component|scfifo_dj31:auto_generated|a_dpfifo_kp31:dpfifo                                     ; a_dpfifo_kp31             ; work         ;
;                         |altsyncram_8tb1:FIFOram|                               ; 0 (0)               ; 0 (0)                     ; 3840        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component|scfifo_dj31:auto_generated|a_dpfifo_kp31:dpfifo|altsyncram_8tb1:FIFOram             ; altsyncram_8tb1           ; work         ;
;                         |cntr_6a7:usedw_counter|                                ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component|scfifo_dj31:auto_generated|a_dpfifo_kp31:dpfifo|cntr_6a7:usedw_counter              ; cntr_6a7                  ; work         ;
;                         |cntr_p9b:rd_ptr_msb|                                   ; 7 (7)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component|scfifo_dj31:auto_generated|a_dpfifo_kp31:dpfifo|cntr_p9b:rd_ptr_msb                 ; cntr_p9b                  ; work         ;
;                         |cntr_q9b:wr_ptr|                                       ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component|scfifo_dj31:auto_generated|a_dpfifo_kp31:dpfifo|cntr_q9b:wr_ptr                     ; cntr_q9b                  ; work         ;
;             |fifo_transmit:transmit_fifo|                                       ; 49 (0)              ; 37 (0)                    ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo                                                                                                           ; fifo_transmit             ; work         ;
;                |scfifo:scfifo_component|                                        ; 49 (0)              ; 37 (0)                    ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component                                                                                   ; scfifo                    ; work         ;
;                   |scfifo_vh31:auto_generated|                                  ; 49 (0)              ; 37 (0)                    ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated                                                        ; scfifo_vh31               ; work         ;
;                      |a_dpfifo_6o31:dpfifo|                                     ; 49 (26)             ; 37 (14)                   ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo                                   ; a_dpfifo_6o31             ; work         ;
;                         |altsyncram_cqb1:FIFOram|                               ; 0 (0)               ; 0 (0)                     ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo|altsyncram_cqb1:FIFOram           ; altsyncram_cqb1           ; work         ;
;                         |cntr_6a7:usedw_counter|                                ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo|cntr_6a7:usedw_counter            ; cntr_6a7                  ; work         ;
;                         |cntr_p9b:rd_ptr_msb|                                   ; 7 (7)               ; 7 (7)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo|cntr_p9b:rd_ptr_msb               ; cntr_p9b                  ; work         ;
;                         |cntr_q9b:wr_ptr|                                       ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo|cntr_q9b:wr_ptr                   ; cntr_q9b                  ; work         ;
;          |spi_master:spi_master1|                                               ; 116 (116)           ; 73 (73)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1                                                                                                                                             ; spi_master                ; work         ;
;          |synchronizer:tick_toggle_synchronizer|                                ; 0 (0)               ; 3 (3)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|synchronizer:tick_toggle_synchronizer                                                                                                                              ; synchronizer              ; work         ;
;       |zpu_glue:zpu_and_glue|                                                   ; 2252 (336)          ; 529 (97)                  ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue                                                                                                                                                                          ; zpu_glue                  ; work         ;
;          |ZPUMediumCore:myzpu|                                                  ; 1916 (1902)         ; 432 (432)                 ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu                                                                                                                                                      ; ZPUMediumCore             ; work         ;
;             |lpm_mult:Mult0|                                                    ; 14 (0)              ; 0 (0)                     ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0                                                                                                                                       ; lpm_mult                  ; work         ;
;                |mult_0dt:auto_generated|                                        ; 14 (14)             ; 0 (0)                     ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0|mult_0dt:auto_generated                                                                                                               ; mult_0dt                  ; work         ;
+---------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+----------------------------------------------+
; Name                                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+----------------------------------------------+
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0|altsyncram_ld41:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 128          ; 8            ; --           ; --           ; 1024   ; None                                         ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1|altsyncram:ram_block_rtl_0|altsyncram_nd41:auto_generated|ALTSYNCRAM                                 ; AUTO ; Single Port      ; 192          ; 8            ; --           ; --           ; 1536   ; None                                         ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n5n:auto_generated|altsyncram_0961:altsyncram4|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; 3            ; 64           ; 3            ; 64           ; 192    ; None                                         ;
; scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_plm:auto_generated|altsyncram_35b1:altsyncram2|ALTSYNCRAM                                                                    ; AUTO ; Simple Dual Port ; 126          ; 1            ; 126          ; 1            ; 126    ; None                                         ;
; scandoubler:scandoubler1|gtia_palette:palette4|altsyncram:Mux4_rtl_0|altsyncram_ab11:auto_generated|ALTSYNCRAM                                                                                                        ; AUTO ; ROM              ; 256          ; 30           ; --           ; --           ; 7680   ; atari800core.atari800core_chameleon0.rtl.mif ;
; scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0|altsyncram_4f81:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Single Port      ; 1825         ; 8            ; --           ; --           ; 14600  ; None                                         ;
; scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0|altsyncram_4f81:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Single Port      ; 1825         ; 8            ; --           ; --           ; 14600  ; None                                         ;
; zpu_rom:zpu_rom1|altsyncram:altsyncram_component|altsyncram_a7a1:auto_generated|ALTSYNCRAM                                                                                                                            ; AUTO ; ROM              ; 8192         ; 32           ; --           ; --           ; 262144 ; zpu_rom.mif                                  ;
; zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Single Port      ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                         ;
; zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Single Port      ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                         ;
; zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated|ALTSYNCRAM                                                                                                          ; AUTO ; Single Port      ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                         ;
; zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated|ALTSYNCRAM                                                                                                            ; AUTO ; Single Port      ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                         ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component|scfifo_dj31:auto_generated|a_dpfifo_kp31:dpfifo|altsyncram_8tb1:FIFOram|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; 256          ; 15           ; 256          ; 15           ; 3840   ; None                                         ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo|altsyncram_cqb1:FIFOram|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048   ; None                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+----------------------------------------------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 4           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 8           ;
; Signed Embedded Multipliers           ; 1           ;
; Unsigned Embedded Multipliers         ; 3           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                                                          ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                                                                                                          ; IP Include File                     ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------+
; Altera ; ALTPLL       ; 18.0    ; N/A          ; N/A          ; |atari800core_chameleon|pll_pal:\gen_pal_pll:chameleon_pll2                                                              ; pll_pal.vhd                         ;
; Altera ; FIFO         ; 13.0    ; N/A          ; N/A          ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo   ; common/components/fifo_receive.vhd  ;
; Altera ; FIFO         ; 13.0    ; N/A          ; N/A          ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo ; common/components/fifo_transmit.vhd ;
; Altera ; ROM: 1-PORT  ; 13.0    ; N/A          ; N/A          ; |atari800core_chameleon|zpu_rom:zpu_rom1                                                                                 ; zpu_rom.vhd                         ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------+-------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon_usb:usb|command           ;
+-------------------+-------------------+------------------+------------------+
; Name              ; command.CMD_WRITE ; command.CMD_READ ; command.CMD_NONE ;
+-------------------+-------------------+------------------+------------------+
; command.CMD_NONE  ; 0                 ; 0                ; 0                ;
; command.CMD_READ  ; 0                 ; 1                ; 1                ;
; command.CMD_WRITE ; 1                 ; 0                ; 1                ;
+-------------------+-------------------+------------------+------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon_usb:usb|state                                                                                                                                                                                                                                                           ;
+--------------------------+--------------------------+------------------+------------------+------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+-------------------+----------------------+------------------+------------------+-------------------+
; Name                     ; state.STATE_REMOTE_RESET ; state.STATE_LEN2 ; state.STATE_LEN1 ; state.STATE_LEN0 ; state.STATE_ADDR3 ; state.STATE_ADDR2 ; state.STATE_ADDR1 ; state.STATE_ADDR0 ; state.STATE_WRITE_ACK ; state.STATE_WRITE ; state.STATE_READ_ACK ; state.STATE_READ ; state.STATE_IDLE ; state.STATE_RESET ;
+--------------------------+--------------------------+------------------+------------------+------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+-------------------+----------------------+------------------+------------------+-------------------+
; state.STATE_RESET        ; 0                        ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 0                 ;
; state.STATE_IDLE         ; 0                        ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 1                ; 1                 ;
; state.STATE_READ         ; 0                        ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 1                ; 0                ; 1                 ;
; state.STATE_READ_ACK     ; 0                        ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 1                    ; 0                ; 0                ; 1                 ;
; state.STATE_WRITE        ; 0                        ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 1                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_WRITE_ACK    ; 0                        ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 1                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_ADDR0        ; 0                        ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 1                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_ADDR1        ; 0                        ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 1                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_ADDR2        ; 0                        ; 0                ; 0                ; 0                ; 0                 ; 1                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_ADDR3        ; 0                        ; 0                ; 0                ; 0                ; 1                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_LEN0         ; 0                        ; 0                ; 0                ; 1                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_LEN1         ; 0                        ; 0                ; 1                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_LEN2         ; 0                        ; 1                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
; state.STATE_REMOTE_RESET ; 1                        ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0                 ; 0                    ; 0                ; 0                ; 1                 ;
+--------------------------+--------------------------+------------------+------------------+------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+-------------------+----------------------+------------------+------------------+-------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon_usb:usb|gen_usart:myUsart|transmit_state                    ;
+---------------------------+---------------------------+---------------------------+---------------------------+
; Name                      ; transmit_state.STATE_STOP ; transmit_state.STATE_BITS ; transmit_state.STATE_IDLE ;
+---------------------------+---------------------------+---------------------------+---------------------------+
; transmit_state.STATE_IDLE ; 0                         ; 0                         ; 0                         ;
; transmit_state.STATE_BITS ; 0                         ; 1                         ; 1                         ;
; transmit_state.STATE_STOP ; 1                         ; 0                         ; 1                         ;
+---------------------------+---------------------------+---------------------------+---------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon_usb:usb|gen_usart:myUsart|receive_state                 ;
+--------------------------+--------------------------+--------------------------+--------------------------+
; Name                     ; receive_state.STATE_STOP ; receive_state.STATE_BITS ; receive_state.STATE_IDLE ;
+--------------------------+--------------------------+--------------------------+--------------------------+
; receive_state.STATE_IDLE ; 0                        ; 0                        ; 0                        ;
; receive_state.STATE_BITS ; 0                        ; 1                        ; 1                        ;
; receive_state.STATE_STOP ; 1                        ; 0                        ; 1                        ;
+--------------------------+--------------------------+--------------------------+--------------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon2_io:chameleon_io_inst|\c64_bus_blk:state_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------------+----------------------------------+
; Name                                 ; \c64_bus_blk:state_reg.BUS1_05 ; \c64_bus_blk:state_reg.BUS1_04 ; \c64_bus_blk:state_reg.BUS1_03 ; \c64_bus_blk:state_reg.BUS1_02 ; \c64_bus_blk:state_reg.BUS1_01 ; \c64_bus_blk:state_reg.BUS1_00 ; \c64_bus_blk:state_reg.BUS_WAIT_PHI1 ; \c64_bus_blk:state_reg.BUS0_0A ; \c64_bus_blk:state_reg.BUS0_09 ; \c64_bus_blk:state_reg.BUS0_08 ; \c64_bus_blk:state_reg.BUS0_07 ; \c64_bus_blk:state_reg.BUS0_06 ; \c64_bus_blk:state_reg.BUS0_05 ; \c64_bus_blk:state_reg.BUS0_04 ; \c64_bus_blk:state_reg.BUS0_03 ; \c64_bus_blk:state_reg.BUS0_02 ; \c64_bus_blk:state_reg.BUS0_01 ; \c64_bus_blk:state_reg.BUS0_00 ; \c64_bus_blk:state_reg.BUS_WAIT_PHI0 ; \c64_bus_blk:state_reg.BUS_RESET ;
+--------------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------------+----------------------------------+
; \c64_bus_blk:state_reg.BUS_RESET     ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                                ;
; \c64_bus_blk:state_reg.BUS_WAIT_PHI0 ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 1                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS0_00       ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 1                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS0_01       ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 1                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS0_02       ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 1                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS0_03       ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 1                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS0_04       ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 1                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS0_05       ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 1                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS0_06       ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 1                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS0_07       ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 1                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS0_08       ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 1                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS0_09       ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 1                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS0_0A       ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS_WAIT_PHI1 ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 1                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS1_00       ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 1                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS1_01       ; 0                              ; 0                              ; 0                              ; 0                              ; 1                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS1_02       ; 0                              ; 0                              ; 0                              ; 1                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS1_03       ; 0                              ; 0                              ; 1                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS1_04       ; 0                              ; 1                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
; \c64_bus_blk:state_reg.BUS1_05       ; 1                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                              ; 0                                    ; 1                                ;
+--------------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------------------------------+----------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|state                                                                                                                                                                                                                                               ;
+------------------------+-------------------+------------------+------------------+------------------+-----------------+-----------------------+-----------------------+-----------------------+-----------------+-----------------+----------------+---------------+-------------------+-------------------+-------------------+------------------------+------------------------+------------------+
; Name                   ; state.STORE_JOY34 ; state.READ_JOY34 ; state.STORE_JOY2 ; state.STORE_JOY1 ; state.READ_JOY1 ; state.READ_JOY_EXTRA3 ; state.READ_JOY_EXTRA2 ; state.READ_JOY_EXTRA1 ; state.SET_NOCOL ; state.STORE_ROW ; state.READ_ROW ; state.SET_COL ; state.INIT_CIA2_B ; state.INIT_CIA1_B ; state.INIT_CIA1_A ; state.INIT_DISABLE_MOB ; state.INIT_DISABLE_VIC ; state.INIT_RESET ;
+------------------------+-------------------+------------------+------------------+------------------+-----------------+-----------------------+-----------------------+-----------------------+-----------------+-----------------+----------------+---------------+-------------------+-------------------+-------------------+------------------------+------------------------+------------------+
; state.INIT_RESET       ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                     ; 0                     ; 0                     ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 0                ;
; state.INIT_DISABLE_VIC ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                     ; 0                     ; 0                     ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 1                      ; 1                ;
; state.INIT_DISABLE_MOB ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                     ; 0                     ; 0                     ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 1                      ; 0                      ; 1                ;
; state.INIT_CIA1_A      ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                     ; 0                     ; 0                     ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 1                 ; 0                      ; 0                      ; 1                ;
; state.INIT_CIA1_B      ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                     ; 0                     ; 0                     ; 0               ; 0               ; 0              ; 0             ; 0                 ; 1                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.INIT_CIA2_B      ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                     ; 0                     ; 0                     ; 0               ; 0               ; 0              ; 0             ; 1                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.SET_COL          ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                     ; 0                     ; 0                     ; 0               ; 0               ; 0              ; 1             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.READ_ROW         ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                     ; 0                     ; 0                     ; 0               ; 0               ; 1              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.STORE_ROW        ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                     ; 0                     ; 0                     ; 0               ; 1               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.SET_NOCOL        ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                     ; 0                     ; 0                     ; 1               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.READ_JOY_EXTRA1  ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                     ; 0                     ; 1                     ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.READ_JOY_EXTRA2  ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0                     ; 1                     ; 0                     ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.READ_JOY_EXTRA3  ; 0                 ; 0                ; 0                ; 0                ; 0               ; 1                     ; 0                     ; 0                     ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.READ_JOY1        ; 0                 ; 0                ; 0                ; 0                ; 1               ; 0                     ; 0                     ; 0                     ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.STORE_JOY1       ; 0                 ; 0                ; 0                ; 1                ; 0               ; 0                     ; 0                     ; 0                     ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.STORE_JOY2       ; 0                 ; 0                ; 1                ; 0                ; 0               ; 0                     ; 0                     ; 0                     ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.READ_JOY34       ; 0                 ; 1                ; 0                ; 0                ; 0               ; 0                     ; 0                     ; 0                     ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
; state.STORE_JOY34      ; 1                 ; 0                ; 0                ; 0                ; 0               ; 0                     ; 0                     ; 0                     ; 0               ; 0               ; 0              ; 0             ; 0                 ; 0                 ; 0                 ; 0                      ; 0                      ; 1                ;
+------------------------+-------------------+------------------+------------------+------------------+-----------------+-----------------------+-----------------------+-----------------------+-----------------+-----------------+----------------+---------------+-------------------+-------------------+-------------------+------------------------+------------------------+------------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|chameleon_cdtv_remote:myIr|state                                                                             ;
+-------------------------+------------------+-----------------+-------------------+-------------------------+----------------------+------------------+
; Name                    ; state.STATE_HIGH ; state.STATE_LOW ; state.STATE_START ; state.STATE_WAIT_REPEAT ; state.STATE_END_CODE ; state.STATE_IDLE ;
+-------------------------+------------------+-----------------+-------------------+-------------------------+----------------------+------------------+
; state.STATE_IDLE        ; 0                ; 0               ; 0                 ; 0                       ; 0                    ; 0                ;
; state.STATE_END_CODE    ; 0                ; 0               ; 0                 ; 0                       ; 1                    ; 1                ;
; state.STATE_WAIT_REPEAT ; 0                ; 0               ; 0                 ; 1                       ; 0                    ; 1                ;
; state.STATE_START       ; 0                ; 0               ; 1                 ; 0                       ; 0                    ; 1                ;
; state.STATE_LOW         ; 0                ; 1               ; 0                 ; 0                       ; 0                    ; 1                ;
; state.STATE_HIGH        ; 1                ; 0               ; 0                 ; 0                       ; 0                    ; 1                ;
+-------------------------+------------------+-----------------+-------------------+-------------------------+----------------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master1|state                                     ;
+----------------+------------+----------------+----------------+----------+----------+----------------+---------------+-------------+-------------+
; Name           ; state.stop ; state.mstr_ack ; state.slv_ack2 ; state.rd ; state.wr ; state.slv_ack1 ; state.command ; state.start ; state.ready ;
+----------------+------------+----------------+----------------+----------+----------+----------------+---------------+-------------+-------------+
; state.ready    ; 0          ; 0              ; 0              ; 0        ; 0        ; 0              ; 0             ; 0           ; 0           ;
; state.start    ; 0          ; 0              ; 0              ; 0        ; 0        ; 0              ; 0             ; 1           ; 1           ;
; state.command  ; 0          ; 0              ; 0              ; 0        ; 0        ; 0              ; 1             ; 0           ; 1           ;
; state.slv_ack1 ; 0          ; 0              ; 0              ; 0        ; 0        ; 1              ; 0             ; 0           ; 1           ;
; state.wr       ; 0          ; 0              ; 0              ; 0        ; 1        ; 0              ; 0             ; 0           ; 1           ;
; state.rd       ; 0          ; 0              ; 0              ; 1        ; 0        ; 0              ; 0             ; 0           ; 1           ;
; state.slv_ack2 ; 0          ; 0              ; 1              ; 0        ; 0        ; 0              ; 0             ; 0           ; 1           ;
; state.mstr_ack ; 0          ; 1              ; 0              ; 0        ; 0        ; 0              ; 0             ; 0           ; 1           ;
; state.stop     ; 1          ; 0              ; 0              ; 0        ; 0        ; 0              ; 0             ; 0           ; 1           ;
+----------------+------------+----------------+----------------+----------+----------+----------------+---------------+-------------+-------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master0|state                                     ;
+----------------+------------+----------------+----------------+----------+----------+----------------+---------------+-------------+-------------+
; Name           ; state.stop ; state.mstr_ack ; state.slv_ack2 ; state.rd ; state.wr ; state.slv_ack1 ; state.command ; state.start ; state.ready ;
+----------------+------------+----------------+----------------+----------+----------+----------------+---------------+-------------+-------------+
; state.ready    ; 0          ; 0              ; 0              ; 0        ; 0        ; 0              ; 0             ; 0           ; 0           ;
; state.start    ; 0          ; 0              ; 0              ; 0        ; 0        ; 0              ; 0             ; 1           ; 1           ;
; state.command  ; 0          ; 0              ; 0              ; 0        ; 0        ; 0              ; 1             ; 0           ; 1           ;
; state.slv_ack1 ; 0          ; 0              ; 0              ; 0        ; 0        ; 1              ; 0             ; 0           ; 1           ;
; state.wr       ; 0          ; 0              ; 0              ; 0        ; 1        ; 0              ; 0             ; 0           ; 1           ;
; state.rd       ; 0          ; 0              ; 0              ; 1        ; 0        ; 0              ; 0             ; 0           ; 1           ;
; state.slv_ack2 ; 0          ; 0              ; 1              ; 0        ; 0        ; 0              ; 0             ; 0           ; 1           ;
; state.mstr_ack ; 0          ; 1              ; 0              ; 0        ; 0        ; 0              ; 0             ; 0           ; 1           ;
; state.stop     ; 1          ; 0              ; 0              ; 0        ; 0        ; 0              ; 0             ; 0           ; 1           ;
+----------------+------------+----------------+----------------+----------+----------+----------------+---------------+-------------+-------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[3].dec_pop_down ; insns[3].dec_insn_fetch ; insns[3].dec_storeb ; insns[3].dec_break ; insns[3].dec_sub ; insns[3].dec_call_pc_rel ; insns[3].dec_call ; insns[3].dec_push_sp_add ; insns[3].dec_u_less_than ; insns[3].dec_u_less_than_or_equal ; insns[3].dec_lshr ; insns[3].dec_less_than_or_equal ; insns[3].dec_less_than ; insns[3].dec_mult ; insns[3].dec_loadb ; insns[3].dec_eq ; insns[3].dec_neq_branch ; insns[3].dec_pop_sp ; insns[3].dec_flip ; insns[3].dec_not ; insns[3].dec_pop_pc_rel ; insns[3].dec_pop_pc ; insns[3].dec_push_sp ; insns[3].dec_load ; insns[3].dec_emulate ; insns[3].dec_store_sp ; insns[3].dec_load_sp ; insns[3].dec_im ; insns[3].dec_nop ; insns[3].dec_shift ; insns[3].dec_add_sp ; insns[3].dec_store ; insns[3].dec_and ; insns[3].dec_or ; insns[3].dec_add ; insns[3].dec_pop ; insns[3].dec_dup_stk_b ; insns[3].dec_dup ; insns[3].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[3].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[3].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[3].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[3].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[2].dec_pop_down ; insns[2].dec_insn_fetch ; insns[2].dec_storeb ; insns[2].dec_break ; insns[2].dec_sub ; insns[2].dec_call_pc_rel ; insns[2].dec_call ; insns[2].dec_push_sp_add ; insns[2].dec_u_less_than ; insns[2].dec_u_less_than_or_equal ; insns[2].dec_lshr ; insns[2].dec_less_than_or_equal ; insns[2].dec_less_than ; insns[2].dec_mult ; insns[2].dec_loadb ; insns[2].dec_eq ; insns[2].dec_neq_branch ; insns[2].dec_pop_sp ; insns[2].dec_flip ; insns[2].dec_not ; insns[2].dec_pop_pc_rel ; insns[2].dec_pop_pc ; insns[2].dec_push_sp ; insns[2].dec_load ; insns[2].dec_emulate ; insns[2].dec_store_sp ; insns[2].dec_load_sp ; insns[2].dec_im ; insns[2].dec_nop ; insns[2].dec_shift ; insns[2].dec_add_sp ; insns[2].dec_store ; insns[2].dec_and ; insns[2].dec_or ; insns[2].dec_add ; insns[2].dec_pop ; insns[2].dec_dup_stk_b ; insns[2].dec_dup ; insns[2].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[2].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[2].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[2].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[2].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[1].dec_pop_down ; insns[1].dec_insn_fetch ; insns[1].dec_storeb ; insns[1].dec_break ; insns[1].dec_sub ; insns[1].dec_call_pc_rel ; insns[1].dec_call ; insns[1].dec_push_sp_add ; insns[1].dec_u_less_than ; insns[1].dec_u_less_than_or_equal ; insns[1].dec_lshr ; insns[1].dec_less_than_or_equal ; insns[1].dec_less_than ; insns[1].dec_mult ; insns[1].dec_loadb ; insns[1].dec_eq ; insns[1].dec_neq_branch ; insns[1].dec_pop_sp ; insns[1].dec_flip ; insns[1].dec_not ; insns[1].dec_pop_pc_rel ; insns[1].dec_pop_pc ; insns[1].dec_push_sp ; insns[1].dec_load ; insns[1].dec_emulate ; insns[1].dec_store_sp ; insns[1].dec_load_sp ; insns[1].dec_im ; insns[1].dec_nop ; insns[1].dec_shift ; insns[1].dec_add_sp ; insns[1].dec_store ; insns[1].dec_and ; insns[1].dec_or ; insns[1].dec_add ; insns[1].dec_pop ; insns[1].dec_dup_stk_b ; insns[1].dec_dup ; insns[1].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[1].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[1].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[1].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[1].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[0].dec_pop_down ; insns[0].dec_insn_fetch ; insns[0].dec_storeb ; insns[0].dec_break ; insns[0].dec_sub ; insns[0].dec_call_pc_rel ; insns[0].dec_call ; insns[0].dec_push_sp_add ; insns[0].dec_u_less_than ; insns[0].dec_u_less_than_or_equal ; insns[0].dec_lshr ; insns[0].dec_less_than_or_equal ; insns[0].dec_less_than ; insns[0].dec_mult ; insns[0].dec_loadb ; insns[0].dec_eq ; insns[0].dec_neq_branch ; insns[0].dec_pop_sp ; insns[0].dec_flip ; insns[0].dec_not ; insns[0].dec_pop_pc_rel ; insns[0].dec_pop_pc ; insns[0].dec_push_sp ; insns[0].dec_load ; insns[0].dec_emulate ; insns[0].dec_store_sp ; insns[0].dec_load_sp ; insns[0].dec_im ; insns[0].dec_nop ; insns[0].dec_shift ; insns[0].dec_add_sp ; insns[0].dec_store ; insns[0].dec_and ; insns[0].dec_or ; insns[0].dec_add ; insns[0].dec_pop ; insns[0].dec_dup_stk_b ; insns[0].dec_dup ; insns[0].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[0].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[0].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[0].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[0].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------+-------------------+---------------------+-----------------+----------------+--------------+----------------------+---------------+----------------------+----------------------+-------------------------------+---------------+-----------------------------+--------------------+---------------+----------------+-------------+---------------------+-----------------+---------------+--------------+---------------------+-----------------+------------------+---------------+------------------+-------------------+------------------+-------------+--------------+----------------+-----------------+----------------+--------------+-------------+--------------+--------------+--------------------+--------------+------------------+
; Name                          ; insn.dec_pop_down ; insn.dec_insn_fetch ; insn.dec_storeb ; insn.dec_break ; insn.dec_sub ; insn.dec_call_pc_rel ; insn.dec_call ; insn.dec_push_sp_add ; insn.dec_u_less_than ; insn.dec_u_less_than_or_equal ; insn.dec_lshr ; insn.dec_less_than_or_equal ; insn.dec_less_than ; insn.dec_mult ; insn.dec_loadb ; insn.dec_eq ; insn.dec_neq_branch ; insn.dec_pop_sp ; insn.dec_flip ; insn.dec_not ; insn.dec_pop_pc_rel ; insn.dec_pop_pc ; insn.dec_push_sp ; insn.dec_load ; insn.dec_emulate ; insn.dec_store_sp ; insn.dec_load_sp ; insn.dec_im ; insn.dec_nop ; insn.dec_shift ; insn.dec_add_sp ; insn.dec_store ; insn.dec_and ; insn.dec_or ; insn.dec_add ; insn.dec_pop ; insn.dec_dup_stk_b ; insn.dec_dup ; insn.dec_add_top ;
+-------------------------------+-------------------+---------------------+-----------------+----------------+--------------+----------------------+---------------+----------------------+----------------------+-------------------------------+---------------+-----------------------------+--------------------+---------------+----------------+-------------+---------------------+-----------------+---------------+--------------+---------------------+-----------------+------------------+---------------+------------------+-------------------+------------------+-------------+--------------+----------------+-----------------+----------------+--------------+-------------+--------------+--------------+--------------------+--------------+------------------+
; insn.dec_add_top              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 0                ;
; insn.dec_dup                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 1            ; 1                ;
; insn.dec_dup_stk_b            ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 1                  ; 0            ; 1                ;
; insn.dec_pop                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 1            ; 0                  ; 0            ; 1                ;
; insn.dec_add                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 1            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_or                   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 1           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_and                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 1            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_store                ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 1              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_add_sp               ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 1               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_shift                ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 1              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_nop                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 1            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_im                   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 1           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_load_sp              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 1                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_store_sp             ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 1                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_emulate              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 1                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_load                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 1             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_push_sp              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 1                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_pc               ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 1               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_pc_rel           ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 1                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_not                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 1            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_flip                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 1             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_sp               ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 1               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_neq_branch           ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 1                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_eq                   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 1           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_loadb                ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 1              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_mult                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 1             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_less_than            ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 1                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_less_than_or_equal   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 1                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_lshr                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 1             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_u_less_than_or_equal ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 1                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_u_less_than          ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 1                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_push_sp_add          ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 1                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_call                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 1             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_call_pc_rel          ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 1                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_sub                  ; 0                 ; 0                   ; 0               ; 0              ; 1            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_break                ; 0                 ; 0                   ; 0               ; 1              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_storeb               ; 0                 ; 0                   ; 1               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_insn_fetch           ; 0                 ; 1                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_down             ; 1                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
+-------------------------------+-------------------+---------------------+-----------------+----------------+--------------+----------------------+---------------+----------------------+----------------------+-------------------------------+---------------+-----------------------------+--------------------+---------------+----------------+-------------+---------------------+-----------------+---------------+--------------+---------------------+-----------------+------------------+---------------+------------------+-------------------+------------------+-------------+--------------+----------------+-----------------+----------------+--------------+-------------+--------------+--------------+--------------------+--------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------+---------------+------------------------+-------------------------+----------------+----------------+----------------+----------------+-----------------+------------------+------------------+--------------------+----------------+------------------+-----------------+------------------+----------------+------------------+-------------------+-------------------+-----------------+-----------------+
; Name                    ; state.st_idle ; state.st_binary_op_res ; state.st_binary_op_res2 ; state.st_mult4 ; state.st_mult5 ; state.st_mult3 ; state.st_mult2 ; state.st_loadb2 ; state.st_resync3 ; state.st_resync2 ; state.st_store_sp2 ; state.st_load2 ; state.st_decode2 ; state.st_decode ; state.st_execute ; state.st_fetch ; state.st_add_sp2 ; state.st_load_sp3 ; state.st_load_sp2 ; state.st_popped ; state.st_resync ;
+-------------------------+---------------+------------------------+-------------------------+----------------+----------------+----------------+----------------+-----------------+------------------+------------------+--------------------+----------------+------------------+-----------------+------------------+----------------+------------------+-------------------+-------------------+-----------------+-----------------+
; state.st_resync         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 0               ;
; state.st_popped         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 1               ; 1               ;
; state.st_load_sp2       ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 1                 ; 0               ; 1               ;
; state.st_load_sp3       ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 1                 ; 0                 ; 0               ; 1               ;
; state.st_add_sp2        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 1                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_fetch          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 1              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_execute        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 1                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_decode         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 1               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_decode2        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 1                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_load2          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 1              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_store_sp2      ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 1                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_resync2        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 1                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_resync3        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 1                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_loadb2         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 1               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult2          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 1              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult3          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 1              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult5          ; 0             ; 0                      ; 0                       ; 0              ; 1              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult4          ; 0             ; 0                      ; 0                       ; 1              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_binary_op_res2 ; 0             ; 0                      ; 1                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_binary_op_res  ; 0             ; 1                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_idle           ; 1             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
+-------------------------+---------------+------------------------+-------------------------+----------------+----------------+----------------+----------------+-----------------+------------------+------------------+--------------------+----------------+------------------+-----------------+------------------+----------------+------------------+-------------------+-------------------+-----------------+-----------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[3].dec_pop_down ; \opcode_control:tinsns[3].dec_insn_fetch ; \opcode_control:tinsns[3].dec_storeb ; \opcode_control:tinsns[3].dec_break ; \opcode_control:tinsns[3].dec_sub ; \opcode_control:tinsns[3].dec_call_pc_rel ; \opcode_control:tinsns[3].dec_call ; \opcode_control:tinsns[3].dec_push_sp_add ; \opcode_control:tinsns[3].dec_u_less_than ; \opcode_control:tinsns[3].dec_u_less_than_or_equal ; \opcode_control:tinsns[3].dec_lshr ; \opcode_control:tinsns[3].dec_less_than_or_equal ; \opcode_control:tinsns[3].dec_less_than ; \opcode_control:tinsns[3].dec_mult ; \opcode_control:tinsns[3].dec_loadb ; \opcode_control:tinsns[3].dec_eq ; \opcode_control:tinsns[3].dec_neq_branch ; \opcode_control:tinsns[3].dec_pop_sp ; \opcode_control:tinsns[3].dec_flip ; \opcode_control:tinsns[3].dec_not ; \opcode_control:tinsns[3].dec_pop_pc_rel ; \opcode_control:tinsns[3].dec_pop_pc ; \opcode_control:tinsns[3].dec_push_sp ; \opcode_control:tinsns[3].dec_load ; \opcode_control:tinsns[3].dec_emulate ; \opcode_control:tinsns[3].dec_store_sp ; \opcode_control:tinsns[3].dec_load_sp ; \opcode_control:tinsns[3].dec_im ; \opcode_control:tinsns[3].dec_nop ; \opcode_control:tinsns[3].dec_shift ; \opcode_control:tinsns[3].dec_add_sp ; \opcode_control:tinsns[3].dec_store ; \opcode_control:tinsns[3].dec_and ; \opcode_control:tinsns[3].dec_or ; \opcode_control:tinsns[3].dec_add ; \opcode_control:tinsns[3].dec_pop ; \opcode_control:tinsns[3].dec_dup_stk_b ; \opcode_control:tinsns[3].dec_dup ; \opcode_control:tinsns[3].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[3].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[3].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[2].dec_pop_down ; \opcode_control:tinsns[2].dec_insn_fetch ; \opcode_control:tinsns[2].dec_storeb ; \opcode_control:tinsns[2].dec_break ; \opcode_control:tinsns[2].dec_sub ; \opcode_control:tinsns[2].dec_call_pc_rel ; \opcode_control:tinsns[2].dec_call ; \opcode_control:tinsns[2].dec_push_sp_add ; \opcode_control:tinsns[2].dec_u_less_than ; \opcode_control:tinsns[2].dec_u_less_than_or_equal ; \opcode_control:tinsns[2].dec_lshr ; \opcode_control:tinsns[2].dec_less_than_or_equal ; \opcode_control:tinsns[2].dec_less_than ; \opcode_control:tinsns[2].dec_mult ; \opcode_control:tinsns[2].dec_loadb ; \opcode_control:tinsns[2].dec_eq ; \opcode_control:tinsns[2].dec_neq_branch ; \opcode_control:tinsns[2].dec_pop_sp ; \opcode_control:tinsns[2].dec_flip ; \opcode_control:tinsns[2].dec_not ; \opcode_control:tinsns[2].dec_pop_pc_rel ; \opcode_control:tinsns[2].dec_pop_pc ; \opcode_control:tinsns[2].dec_push_sp ; \opcode_control:tinsns[2].dec_load ; \opcode_control:tinsns[2].dec_emulate ; \opcode_control:tinsns[2].dec_store_sp ; \opcode_control:tinsns[2].dec_load_sp ; \opcode_control:tinsns[2].dec_im ; \opcode_control:tinsns[2].dec_nop ; \opcode_control:tinsns[2].dec_shift ; \opcode_control:tinsns[2].dec_add_sp ; \opcode_control:tinsns[2].dec_store ; \opcode_control:tinsns[2].dec_and ; \opcode_control:tinsns[2].dec_or ; \opcode_control:tinsns[2].dec_add ; \opcode_control:tinsns[2].dec_pop ; \opcode_control:tinsns[2].dec_dup_stk_b ; \opcode_control:tinsns[2].dec_dup ; \opcode_control:tinsns[2].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[2].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[2].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[1].dec_pop_down ; \opcode_control:tinsns[1].dec_insn_fetch ; \opcode_control:tinsns[1].dec_storeb ; \opcode_control:tinsns[1].dec_break ; \opcode_control:tinsns[1].dec_sub ; \opcode_control:tinsns[1].dec_call_pc_rel ; \opcode_control:tinsns[1].dec_call ; \opcode_control:tinsns[1].dec_push_sp_add ; \opcode_control:tinsns[1].dec_u_less_than ; \opcode_control:tinsns[1].dec_u_less_than_or_equal ; \opcode_control:tinsns[1].dec_lshr ; \opcode_control:tinsns[1].dec_less_than_or_equal ; \opcode_control:tinsns[1].dec_less_than ; \opcode_control:tinsns[1].dec_mult ; \opcode_control:tinsns[1].dec_loadb ; \opcode_control:tinsns[1].dec_eq ; \opcode_control:tinsns[1].dec_neq_branch ; \opcode_control:tinsns[1].dec_pop_sp ; \opcode_control:tinsns[1].dec_flip ; \opcode_control:tinsns[1].dec_not ; \opcode_control:tinsns[1].dec_pop_pc_rel ; \opcode_control:tinsns[1].dec_pop_pc ; \opcode_control:tinsns[1].dec_push_sp ; \opcode_control:tinsns[1].dec_load ; \opcode_control:tinsns[1].dec_emulate ; \opcode_control:tinsns[1].dec_store_sp ; \opcode_control:tinsns[1].dec_load_sp ; \opcode_control:tinsns[1].dec_im ; \opcode_control:tinsns[1].dec_nop ; \opcode_control:tinsns[1].dec_shift ; \opcode_control:tinsns[1].dec_add_sp ; \opcode_control:tinsns[1].dec_store ; \opcode_control:tinsns[1].dec_and ; \opcode_control:tinsns[1].dec_or ; \opcode_control:tinsns[1].dec_add ; \opcode_control:tinsns[1].dec_pop ; \opcode_control:tinsns[1].dec_dup_stk_b ; \opcode_control:tinsns[1].dec_dup ; \opcode_control:tinsns[1].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[1].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[1].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[0].dec_pop_down ; \opcode_control:tinsns[0].dec_insn_fetch ; \opcode_control:tinsns[0].dec_storeb ; \opcode_control:tinsns[0].dec_break ; \opcode_control:tinsns[0].dec_sub ; \opcode_control:tinsns[0].dec_call_pc_rel ; \opcode_control:tinsns[0].dec_call ; \opcode_control:tinsns[0].dec_push_sp_add ; \opcode_control:tinsns[0].dec_u_less_than ; \opcode_control:tinsns[0].dec_u_less_than_or_equal ; \opcode_control:tinsns[0].dec_lshr ; \opcode_control:tinsns[0].dec_less_than_or_equal ; \opcode_control:tinsns[0].dec_less_than ; \opcode_control:tinsns[0].dec_mult ; \opcode_control:tinsns[0].dec_loadb ; \opcode_control:tinsns[0].dec_eq ; \opcode_control:tinsns[0].dec_neq_branch ; \opcode_control:tinsns[0].dec_pop_sp ; \opcode_control:tinsns[0].dec_flip ; \opcode_control:tinsns[0].dec_not ; \opcode_control:tinsns[0].dec_pop_pc_rel ; \opcode_control:tinsns[0].dec_pop_pc ; \opcode_control:tinsns[0].dec_push_sp ; \opcode_control:tinsns[0].dec_load ; \opcode_control:tinsns[0].dec_emulate ; \opcode_control:tinsns[0].dec_store_sp ; \opcode_control:tinsns[0].dec_load_sp ; \opcode_control:tinsns[0].dec_im ; \opcode_control:tinsns[0].dec_nop ; \opcode_control:tinsns[0].dec_shift ; \opcode_control:tinsns[0].dec_add_sp ; \opcode_control:tinsns[0].dec_store ; \opcode_control:tinsns[0].dec_and ; \opcode_control:tinsns[0].dec_or ; \opcode_control:tinsns[0].dec_add ; \opcode_control:tinsns[0].dec_pop ; \opcode_control:tinsns[0].dec_dup_stk_b ; \opcode_control:tinsns[0].dec_dup ; \opcode_control:tinsns[0].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[0].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[0].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------+---------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+----------------------------------+------------------------------------------+-----------------------------------+------------------------------------------+------------------------------------------+---------------------------------------------------+-----------------------------------+-------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+---------------------------------+-----------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------------+-------------------------------------+--------------------------------------+-----------------------------------+--------------------------------------+---------------------------------------+--------------------------------------+---------------------------------+----------------------------------+------------------------------------+-------------------------------------+------------------------------------+----------------------------------+---------------------------------+----------------------------------+----------------------------------+----------------------------------------+----------------------------------+--------------------------------------+
; Name                                              ; \opcode_control:tdecoded.dec_pop_down ; \opcode_control:tdecoded.dec_insn_fetch ; \opcode_control:tdecoded.dec_storeb ; \opcode_control:tdecoded.dec_break ; \opcode_control:tdecoded.dec_sub ; \opcode_control:tdecoded.dec_call_pc_rel ; \opcode_control:tdecoded.dec_call ; \opcode_control:tdecoded.dec_push_sp_add ; \opcode_control:tdecoded.dec_u_less_than ; \opcode_control:tdecoded.dec_u_less_than_or_equal ; \opcode_control:tdecoded.dec_lshr ; \opcode_control:tdecoded.dec_less_than_or_equal ; \opcode_control:tdecoded.dec_less_than ; \opcode_control:tdecoded.dec_mult ; \opcode_control:tdecoded.dec_loadb ; \opcode_control:tdecoded.dec_eq ; \opcode_control:tdecoded.dec_neq_branch ; \opcode_control:tdecoded.dec_pop_sp ; \opcode_control:tdecoded.dec_flip ; \opcode_control:tdecoded.dec_not ; \opcode_control:tdecoded.dec_pop_pc_rel ; \opcode_control:tdecoded.dec_pop_pc ; \opcode_control:tdecoded.dec_push_sp ; \opcode_control:tdecoded.dec_load ; \opcode_control:tdecoded.dec_emulate ; \opcode_control:tdecoded.dec_store_sp ; \opcode_control:tdecoded.dec_load_sp ; \opcode_control:tdecoded.dec_im ; \opcode_control:tdecoded.dec_nop ; \opcode_control:tdecoded.dec_shift ; \opcode_control:tdecoded.dec_add_sp ; \opcode_control:tdecoded.dec_store ; \opcode_control:tdecoded.dec_and ; \opcode_control:tdecoded.dec_or ; \opcode_control:tdecoded.dec_add ; \opcode_control:tdecoded.dec_pop ; \opcode_control:tdecoded.dec_dup_stk_b ; \opcode_control:tdecoded.dec_dup ; \opcode_control:tdecoded.dec_add_top ;
+---------------------------------------------------+---------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+----------------------------------+------------------------------------------+-----------------------------------+------------------------------------------+------------------------------------------+---------------------------------------------------+-----------------------------------+-------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+---------------------------------+-----------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------------+-------------------------------------+--------------------------------------+-----------------------------------+--------------------------------------+---------------------------------------+--------------------------------------+---------------------------------+----------------------------------+------------------------------------+-------------------------------------+------------------------------------+----------------------------------+---------------------------------+----------------------------------+----------------------------------+----------------------------------------+----------------------------------+--------------------------------------+
; \opcode_control:tdecoded.dec_add_top              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 0                                    ;
; \opcode_control:tdecoded.dec_dup                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 1                                ; 1                                    ;
; \opcode_control:tdecoded.dec_dup_stk_b            ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 1                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 1                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_add                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 1                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_or                   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 1                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_and                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 1                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_store                ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 1                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_add_sp               ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 1                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_shift                ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 1                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_nop                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 1                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_im                   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 1                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_load_sp              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 1                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_store_sp             ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 1                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_emulate              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 1                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_load                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 1                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_push_sp              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 1                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_pc               ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 1                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_pc_rel           ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 1                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_not                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 1                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_flip                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 1                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_sp               ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 1                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_neq_branch           ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 1                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_eq                   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 1                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_loadb                ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 1                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_mult                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 1                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_less_than            ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 1                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_less_than_or_equal   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 1                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_lshr                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 1                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_u_less_than_or_equal ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 1                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_u_less_than          ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 1                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_push_sp_add          ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 1                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_call                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 1                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_call_pc_rel          ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 1                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_sub                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 1                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_break                ; 0                                     ; 0                                       ; 0                                   ; 1                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_storeb               ; 0                                     ; 0                                       ; 1                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_insn_fetch           ; 0                                     ; 1                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_down             ; 1                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
+---------------------------------------------------+---------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+----------------------------------+------------------------------------------+-----------------------------------+------------------------------------------+------------------------------------------+---------------------------------------------------+-----------------------------------+-------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+---------------------------------+-----------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------------+-------------------------------------+--------------------------------------+-----------------------------------+--------------------------------------+---------------------------------------+--------------------------------------+---------------------------------+----------------------------------+------------------------------------+-------------------------------------+------------------------------------+----------------------------------+---------------------------------+----------------------------------+----------------------------------+----------------------------------------+----------------------------------+--------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------+----------------------+-----------------------+-------------------------+-------------------------+-------------------------+-------------------------+------------------------+---------------------------+----------------------+------------------------+-----------------------+--------------------------+-----------------------------+------------------------------+---------------------------+------------------------------+--------------------+-------------------------+--------------------+
; Name                         ; theCpuCycle.cycleEnd ; theCpuCycle.cycleJump ; theCpuCycle.cycleStack4 ; theCpuCycle.cycleStack3 ; theCpuCycle.cycleStack2 ; theCpuCycle.cycleStack1 ; theCpuCycle.cycleWrite ; theCpuCycle.cyclePreWrite ; theCpuCycle.cycleRmw ; theCpuCycle.cycleRead2 ; theCpuCycle.cycleRead ; theCpuCycle.cyclePreRead ; theCpuCycle.cycleBranchPage ; theCpuCycle.cycleBranchTaken ; theCpuCycle.cycleIndirect ; theCpuCycle.cyclePreIndirect ; theCpuCycle.cycle3 ; theCpuCycle.opcodeFetch ; theCpuCycle.cycle2 ;
+------------------------------+----------------------+-----------------------+-------------------------+-------------------------+-------------------------+-------------------------+------------------------+---------------------------+----------------------+------------------------+-----------------------+--------------------------+-----------------------------+------------------------------+---------------------------+------------------------------+--------------------+-------------------------+--------------------+
; theCpuCycle.cycle2           ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 0                  ;
; theCpuCycle.opcodeFetch      ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 1                       ; 1                  ;
; theCpuCycle.cycle3           ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 1                  ; 0                       ; 1                  ;
; theCpuCycle.cyclePreIndirect ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 1                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleIndirect    ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 1                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleBranchTaken ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 1                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleBranchPage  ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 1                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cyclePreRead     ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 1                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleRead        ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 1                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleRead2       ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 1                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleRmw         ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 1                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cyclePreWrite    ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 1                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleWrite       ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 1                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack1      ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 1                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack2      ; 0                    ; 0                     ; 0                       ; 0                       ; 1                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack3      ; 0                    ; 0                     ; 0                       ; 1                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack4      ; 0                    ; 0                     ; 1                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleJump        ; 0                    ; 1                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleEnd         ; 1                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
+------------------------------+----------------------+-----------------------+-------------------------+-------------------------+-------------------------+-------------------------+------------------------+---------------------------+----------------------+------------------------+-----------------------+--------------------------+-----------------------------+------------------------------+---------------------------+------------------------------+--------------------+-------------------------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                                    ; Reason for Removal                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ir_fkeys_reg[4..7]                                                                                                                               ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; chameleon2_io:chameleon_io_inst|\c64_bus_blk:sa_dir_reg                                                                                          ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|a[5..7,9]                                ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|a[12]                                    ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|a[13]                                    ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|a[14,15]                                 ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|data_out_reg[15]                                                            ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey_poly_17_9:poly_17_19_lfsr|select_9_17_del_reg                                                      ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|short_write_r                                                                              ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[0]                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[1]                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[2]                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[3]                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[2]                 ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[2]                 ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:cb1_synchronizer|ff_reg[2]                         ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:ca1_synchronizer|ff_reg[2]                         ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[2]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[2]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[2]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|halt_dly                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|so_reg                               ; Lost fanout                                                                                                                                                   ;
; pll_pal:\gen_pal_pll:chameleon_pll2|altpll:altpll_component|pll_pal_altpll:auto_generated|pll_lock_sync                                          ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; chameleon2_io:chameleon_io_inst|\c64_bus_blk:low_a_reg[5..7,9,13]                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[1]                 ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[1]                 ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:cb1_synchronizer|ff_reg[1]                         ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:ca1_synchronizer|ff_reg[1]                         ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[1]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[1]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[1]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[0]                 ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[0]                 ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:cb1_synchronizer|ff_reg[0]                         ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:ca1_synchronizer|ff_reg[0]                         ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[0]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[0]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[0]     ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theOpcode[0..4]                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[0..3,5,6]                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[1..3,5,6,8..30]                                                         ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[4]                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; reset_short_reg                                                                                                                                  ; Merged with chameleon_reset_n_reg[1]                                                                                                                          ;
; chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|a[11]                                    ; Merged with chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|a[4]                                      ;
; hq_dac:dac_left|r_data_fwd_p1[0]                                                                                                                 ; Merged with hq_dac:dac_right|r_data_fwd_p1[0]                                                                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[0]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[3]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[0]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[2]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[0]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[1]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[1]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[3]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[1]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[2]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[2]                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[3]                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[4..6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[7]                                         ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[0..2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[3]                                         ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[0][1]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[1][1]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[0][0]              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[1][0]             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|allpot_reg[4..6]                                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|allpot_reg[7]                                                ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|cycle_delay_reg             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[8]                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_control_reg[4]                                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|cb2_edge_reg                                                     ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|ca2_edge_reg                                                    ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|porta_control_reg[4]                                             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|ca1_edge_reg                                                    ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|porta_control_reg[1]                                             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|cb1_edge_reg                                                    ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_control_reg[1]                                             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|allpot_reg[0..6]                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|allpot_reg[7]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|cycle_delay_reg ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[8]     ;
; chameleon2_io:chameleon_io_inst|clock_ior                                                                                                        ; Merged with chameleon2_io:chameleon_io_inst|\c64_bus_blk:clock_iow_reg                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|enabled_out_reg                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|enabled_out_reg ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|enabled_out_reg                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|enabled_out_reg ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|enabled_out_reg                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|enabled_out_reg ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|enabled_out_reg                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|enabled_out_reg ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|write_enable_reg                                    ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|write_enable_freezer_reg                             ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_shift[8]                                                                                            ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_shift[5]                                                                                             ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_shift[6,7]                                                                                          ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_shift[4]                                                                                             ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_shift[3]                                                                                            ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_shift[1]                                                                                             ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_shift[2]                                                                                            ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_shift[0]                                                                                             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[7]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[7]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[7]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[4]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CB1_reg                                                         ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|clock_reg                                       ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|sio_in_reg                                      ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|clock_reg                                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                                          ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[4]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[4]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[3]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[3]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[3]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|allpot_reg[1..3]                                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|allpot_reg[0]                                                ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[2]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[2]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[2]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[1]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[1]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[1]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[0]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[0]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[0]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[4]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[4]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[4]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[4]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[3]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[3]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[3]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[3]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[2]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[2]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[2]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[2]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[1]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[1]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[1]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[1]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div|count_reg[0]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div|count_reg[0]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div|count_reg[0]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div|count_reg[0]                            ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[5]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[5]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[5]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot1_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot2_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot3_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot4_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot5_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot6_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot7_reg[6]                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[6]                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[6]                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[6]                                                  ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[1..3]                                                                 ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[0]                                                                     ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[8]                                                                                           ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[5]                                                                                            ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[6,7]                                                                                         ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[4]                                                                                            ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[3]                                                                                           ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[1]                                                                                            ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[2]                                                                                           ; Merged with chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[0]                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|pot_out_reg                                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|pot_out_reg                                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|pot_out_reg                                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|pot_out_reg                                                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|pot_out_reg                                                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|pot_out_reg                                                                  ;
; chameleon_usb:usb|send_data[8]                                                                                                                   ; Merged with chameleon_usb:usb|send_data[5]                                                                                                                    ;
; chameleon_usb:usb|send_data[6,7]                                                                                                                 ; Merged with chameleon_usb:usb|send_data[4]                                                                                                                    ;
; chameleon_usb:usb|send_data[3]                                                                                                                   ; Merged with chameleon_usb:usb|send_data[1]                                                                                                                    ;
; chameleon_usb:usb|send_data[2]                                                                                                                   ; Merged with chameleon_usb:usb|send_data[0]                                                                                                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|clock_sync_reg                                              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|clock_sync_reg                                   ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[9]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[9]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[9]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[9]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[9]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[9]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[8]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[8]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[8]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[8]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[8]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[8]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[7]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[7]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[7]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[7]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[7]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[7]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[6]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[6]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[6]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[6]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[6]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[6]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[5]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[5]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[5]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[5]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[5]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[5]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[4]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[4]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[4]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[4]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[4]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[4]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[3]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[3]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[3]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[3]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[3]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[3]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[2]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[2]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[2]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[2]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[2]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[2]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[1]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[1]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[1]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[1]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[1]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[1]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|count_reg[0]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[0]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|count_reg[0]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[0]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|count_reg[0]                                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[0]                                                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|enabled_out_reg                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|enabled_out_reg                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|enabled_out_reg                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|enabled_out_reg                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|enabled_out_reg                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|enabled_out_reg                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[6]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[6]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[6]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[6]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[6]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[6]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[5]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[5]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[5]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[5]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[5]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[5]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[4]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[4]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[4]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[4]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[4]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[4]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[3]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[3]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[3]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[3]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[3]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[3]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[2]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[2]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[2]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[2]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[2]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[2]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[1]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[1]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[1]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[1]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[1]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[1]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div|count_reg[0]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[0]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div|count_reg[0]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[0]                                    ;
; atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div|count_reg[0]                                   ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div|count_reg[0]                                    ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|continue                                                                          ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; hq_dac:dac_right|r_data_fwd_p1[0]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|nmist_reg[5]                                                ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; chameleon2_io:chameleon_io_inst|\c64_bus_blk:game_out_reg                                                                                        ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; chameleon2_io:chameleon_io_inst|\c64_bus_blk:clock_iow_reg                                                                                       ; Stuck at VCC due to stuck port data_in                                                                                                                        ;
; hq_dac:dac_right|r_data_fwd_p1[1]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; hq_dac:dac_left|r_data_fwd_p1[1]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[4]                                                                                         ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[7]                                                                                          ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[0]                                                                    ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[31]                                                                      ;
; scandoubler:scandoubler1|r_reg[3..7]                                                                                                             ; Lost fanout                                                                                                                                                   ;
; scandoubler:scandoubler1|g_reg[3..7]                                                                                                             ; Lost fanout                                                                                                                                                   ;
; scandoubler:scandoubler1|b_reg[3..7]                                                                                                             ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPU_16BIT_WRITE_ENABLE_reg                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|width_16bit_reg                                     ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; chameleon_usb:usb|send_data[0]                                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[0]                                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_shift[0]                                                                                            ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|result_reg[4]                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[0]                                                                      ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[31]                                                                      ;
; scandoubler:scandoubler1|r_reg[3]~0                                                                                                              ; Merged with scandoubler:scandoubler1|r_reg[5]~8                                                                                                               ;
; scandoubler:scandoubler1|r_reg[5]~8                                                                                                              ; Merged with scandoubler:scandoubler1|r_reg[6]~12                                                                                                              ;
; scandoubler:scandoubler1|r_reg[6]~12                                                                                                             ; Merged with scandoubler:scandoubler1|r_reg[7]~16                                                                                                              ;
; scandoubler:scandoubler1|r_reg[7]~16                                                                                                             ; Merged with scandoubler:scandoubler1|g_reg[3]~0                                                                                                               ;
; scandoubler:scandoubler1|g_reg[3]~0                                                                                                              ; Merged with scandoubler:scandoubler1|g_reg[4]~4                                                                                                               ;
; scandoubler:scandoubler1|g_reg[4]~4                                                                                                              ; Merged with scandoubler:scandoubler1|g_reg[5]~8                                                                                                               ;
; scandoubler:scandoubler1|g_reg[5]~8                                                                                                              ; Merged with scandoubler:scandoubler1|g_reg[6]~12                                                                                                              ;
; scandoubler:scandoubler1|g_reg[6]~12                                                                                                             ; Merged with scandoubler:scandoubler1|g_reg[7]~16                                                                                                              ;
; scandoubler:scandoubler1|g_reg[7]~16                                                                                                             ; Merged with scandoubler:scandoubler1|b_reg[3]~0                                                                                                               ;
; scandoubler:scandoubler1|b_reg[3]~0                                                                                                              ; Merged with scandoubler:scandoubler1|b_reg[4]~4                                                                                                               ;
; scandoubler:scandoubler1|b_reg[4]~4                                                                                                              ; Merged with scandoubler:scandoubler1|b_reg[5]~8                                                                                                               ;
; scandoubler:scandoubler1|b_reg[5]~8                                                                                                              ; Merged with scandoubler:scandoubler1|b_reg[6]~12                                                                                                              ;
; scandoubler:scandoubler1|b_reg[6]~12                                                                                                             ; Merged with scandoubler:scandoubler1|b_reg[7]~16                                                                                                              ;
; scandoubler:scandoubler1|b_reg[7]~16                                                                                                             ; Merged with scandoubler:scandoubler1|r_reg[4]~4                                                                                                               ;
; scandoubler:scandoubler1|r_reg[4]~7                                                                                                              ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; scandoubler:scandoubler1|r_reg[5]~11                                                                                                             ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; scandoubler:scandoubler1|r_reg[6]~15                                                                                                             ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; scandoubler:scandoubler1|r_reg[7]~19                                                                                                             ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; scandoubler:scandoubler1|g_reg[3]~3                                                                                                              ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; scandoubler:scandoubler1|g_reg[4]~7                                                                                                              ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; scandoubler:scandoubler1|g_reg[5]~11                                                                                                             ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; scandoubler:scandoubler1|g_reg[6]~15                                                                                                             ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; scandoubler:scandoubler1|g_reg[7]~19                                                                                                             ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; scandoubler:scandoubler1|b_reg[3]~3                                                                                                              ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; scandoubler:scandoubler1|b_reg[4]~7                                                                                                              ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; scandoubler:scandoubler1|b_reg[5]~11                                                                                                             ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; scandoubler:scandoubler1|b_reg[6]~15                                                                                                             ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; scandoubler:scandoubler1|b_reg[7]~19                                                                                                             ; Merged with scandoubler:scandoubler1|r_reg[3]~3                                                                                                               ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[8]                           ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[4]                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_idle                                                                              ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_mult2                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_binary_op_res                                                                     ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_mult3                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_binary_op_res2                                                                    ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_mult4                                                                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_add_top                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_dup                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_dup_stk_b                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_add                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_or                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_and                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_store                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_add_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_shift                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_nop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_im                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_load_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_store_sp                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_emulate                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_load                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_push_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_pc                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_not                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_flip                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_neq_branch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_eq                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_loadb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_mult                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_less_than                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_less_than_or_equal                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_lshr                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_u_less_than_or_equal                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_u_less_than                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_push_sp_add                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_call                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_call_pc_rel                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_sub                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_break                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_storeb                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_insn_fetch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_down                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_add_top                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_dup                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_dup_stk_b                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_add                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_or                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_and                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_store                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_add_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_shift                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_nop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_im                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_load_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_store_sp                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_emulate                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_load                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_push_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_pc                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_not                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_flip                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_neq_branch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_eq                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_loadb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_mult                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_less_than                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_less_than_or_equal                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_lshr                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_u_less_than_or_equal                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_u_less_than                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_push_sp_add                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_call                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_call_pc_rel                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_sub                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_break                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_storeb                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_insn_fetch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_down                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_add_top                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_dup                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_dup_stk_b                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_add                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_or                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_and                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_store                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_add_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_shift                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_nop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_im                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_load_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_store_sp                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_emulate                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_load                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_push_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_pc                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_not                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_flip                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_neq_branch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_eq                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_loadb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_mult                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_less_than                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_less_than_or_equal                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_lshr                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_u_less_than_or_equal                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_u_less_than                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_push_sp_add                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_call                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_call_pc_rel                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_sub                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_break                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_storeb                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_insn_fetch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_down                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_add_top                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_dup                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_dup_stk_b                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_add                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_or                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_and                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_store                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_add_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_shift                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_nop                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_im                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_load_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_store_sp                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_emulate                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_load                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_push_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_pc                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_not                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_flip                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_neq_branch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_eq                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_loadb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_mult                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_less_than                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_less_than_or_equal                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_lshr                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_u_less_than_or_equal                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_u_less_than                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_push_sp_add                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_call                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_call_pc_rel                                                  ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_sub                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_break                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_storeb                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_insn_fetch                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_down                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_add_top                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_dup                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_dup_stk_b                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_add                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_or                                                            ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_and                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_store                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_add_sp                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_shift                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_nop                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_im                                                            ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_load_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_store_sp                                                      ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_emulate                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_load                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_push_sp                                                       ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_pc                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_pc_rel                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_not                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_flip                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_sp                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_neq_branch                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_eq                                                            ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_loadb                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_mult                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_less_than                                                     ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_less_than_or_equal                                            ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_lshr                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_u_less_than_or_equal                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_u_less_than                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_push_sp_add                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_call                                                          ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_call_pc_rel                                                   ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_sub                                                           ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_break                                                         ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_storeb                                                        ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_insn_fetch                                                    ; Lost fanout                                                                                                                                                   ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_down                                                      ; Lost fanout                                                                                                                                                   ;
; scandoubler:scandoubler1|r_reg[4]~4                                                                                                              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                                          ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add_sp                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_and                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_break                                                                         ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_call                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_call_pc_rel                                                                   ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_dup                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_dup_stk_b                                                                     ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_emulate                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_eq                                                                            ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_flip                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_im                                                                            ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_less_than                                                                     ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_less_than_or_equal                                                            ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_load                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_load_sp                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_loadb                                                                         ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_lshr                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_mult                                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_neq_branch                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_nop                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_not                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_or                                                                            ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_down                                                                      ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_pc                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_pc_rel                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_sp                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_push_sp                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_push_sp_add                                                                   ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_shift                                                                         ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_store                                                                         ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_store_sp                                                                      ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_storeb                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_sub                                                                           ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_u_less_than                                                                   ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_u_less_than_or_equal                                                          ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[1].dec_insn_fetch                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[2].dec_insn_fetch                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[3].dec_insn_fetch                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                           ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; chameleon_usb:usb|state.STATE_REMOTE_RESET                                                                                                       ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[0]                                          ; Merged with enable_divider:my10khz|count_reg[0]                                                                                                               ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[0]                                                                                       ; Merged with enable_divider:my10khz|count_reg[0]                                                                                                               ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[1]                                                                                       ; Merged with enable_divider:my10khz|count_reg[1]                                                                                                               ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[1]                                          ; Merged with enable_divider:my10khz|count_reg[1]                                                                                                               ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[2]                                          ; Merged with enable_divider:enable_179_clock_div_zpu_pokey|count_reg[2]                                                                                        ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[3]                                          ; Merged with enable_divider:enable_179_clock_div_zpu_pokey|count_reg[3]                                                                                        ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[4]                                          ; Merged with enable_divider:enable_179_clock_div_zpu_pokey|count_reg[4]                                                                                        ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add_top                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_insn_fetch                                                                     ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|pbi_cycle_reg                                       ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|latch_delay_line:twotone_del|data_in_reg                    ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:twotone_del|data_in_reg        ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[0]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[0]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[0]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[0]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[1]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[1]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[1]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[1]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[2]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[2]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[2]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[2]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[3]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[3]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[3]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[3]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[4]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[4]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[4]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[4]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[5]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[5]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[5]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[5]                             ; Stuck at GND due to stuck port data_in                                                                                                                        ;
; Total Number of Removed Registers = 673                                                                                                          ;                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                                ; Reason for Removal        ; Registers Removed due to This Register                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; pll_pal:\gen_pal_pll:chameleon_pll2|altpll:altpll_component|pll_pal_altpll:auto_generated|pll_lock_sync                                      ; Stuck at VCC              ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[30],                                                                 ;
;                                                                                                                                              ; due to stuck port data_in ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[29],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[28],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[27],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[26],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[25],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[24],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[23],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[22],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[21],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[20],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[19],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[18],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[17],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[16],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[15],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[14],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[13],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[12],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[11],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[10],                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[9],                                                                  ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[8],                                                                  ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[6],                                                                  ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[5],                                                                  ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[3],                                                                  ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[2],                                                                  ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[1],                                                                  ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[4],                                                                ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|continue,                                                                      ;
;                                                                                                                                              ;                           ; hq_dac:dac_right|r_data_fwd_p1[0],                                                                                                            ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|nmist_reg[5],                                            ;
;                                                                                                                                              ;                           ; chameleon2_io:chameleon_io_inst|\c64_bus_blk:clock_iow_reg,                                                                                   ;
;                                                                                                                                              ;                           ; hq_dac:dac_right|r_data_fwd_p1[1], hq_dac:dac_left|r_data_fwd_p1[1],                                                                          ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|width_16bit_reg,                                 ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|pbi_cycle_reg,                                   ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|latch_delay_line:twotone_del|data_in_reg,                ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:twotone_del|data_in_reg,    ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[0],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[0],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[0],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[0],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[1],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[1],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[1],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[1],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[2],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[2],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[2],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[2],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[3],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[3],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[3],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[3],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[4],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[4],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[4],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[4],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[5],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[5],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[5],                         ;
;                                                                                                                                              ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[5]                          ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|short_write_r                                                                          ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[6],                                                                                     ;
;                                                                                                                                              ; due to stuck port data_in ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[5],                                                                                     ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[3],                                                                                     ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[2],                                                                                     ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[1],                                                                                     ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[0],                                                                                     ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_glue:zpu_and_glue|ZPU_16BIT_WRITE_ENABLE_reg,                                                                                 ;
;                                                                                                                                              ;                           ; zpucore:zpu|zpu_glue:zpu_and_glue|result_reg[4]                                                                                               ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[2]             ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[1],             ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[0]              ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[2]             ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[1],             ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[0]              ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:cb1_synchronizer|ff_reg[2]                     ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:cb1_synchronizer|ff_reg[1],                     ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:cb1_synchronizer|ff_reg[0]                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:ca1_synchronizer|ff_reg[2]                     ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:ca1_synchronizer|ff_reg[1],                     ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|synchronizer:ca1_synchronizer|ff_reg[0]                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[2] ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[1], ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[0]  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[2] ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[1], ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[0]  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[2] ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[1], ;
;                                                                                                                                              ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[0]  ;
; chameleon_usb:usb|send_data[0]                                                                                                               ; Stuck at GND              ; chameleon_usb:usb|gen_usart:myUsart|transmit_buffer[0],                                                                                       ;
;                                                                                                                                              ; due to stuck port data_in ; chameleon_usb:usb|gen_usart:myUsart|transmit_shift[0]                                                                                         ;
; chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|a[5]                                 ; Stuck at GND              ; chameleon2_io:chameleon_io_inst|\c64_bus_blk:low_a_reg[5]                                                                                     ;
;                                                                                                                                              ; due to stuck port data_in ;                                                                                                                                               ;
; chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|a[6]                                 ; Stuck at GND              ; chameleon2_io:chameleon_io_inst|\c64_bus_blk:low_a_reg[6]                                                                                     ;
;                                                                                                                                              ; due to stuck port data_in ;                                                                                                                                               ;
; chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|a[7]                                 ; Stuck at GND              ; chameleon2_io:chameleon_io_inst|\c64_bus_blk:low_a_reg[7]                                                                                     ;
;                                                                                                                                              ; due to stuck port data_in ;                                                                                                                                               ;
; chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|a[9]                                 ; Stuck at GND              ; chameleon2_io:chameleon_io_inst|\c64_bus_blk:low_a_reg[9]                                                                                     ;
;                                                                                                                                              ; due to stuck port data_in ;                                                                                                                                               ;
; chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|a[13]                                ; Stuck at GND              ; chameleon2_io:chameleon_io_inst|\c64_bus_blk:low_a_reg[13]                                                                                    ;
;                                                                                                                                              ; due to stuck port data_in ;                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 5932  ;
; Number of registers using Synchronous Clear  ; 285   ;
; Number of registers using Synchronous Load   ; 322   ;
; Number of registers using Asynchronous Clear ; 3313  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 4141  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                                                                     ; Fan out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[4]                                                                                                                            ; 3       ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[2]                                                                                                                            ; 3       ;
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[3]                                                                                                                            ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]                                        ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]                                        ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[4]                                        ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]                                        ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]                                        ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[5]                                                                               ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[6]                                                                               ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div|count_reg[7]                                                                               ; 2       ;
; chameleon2_io_shiftreg:io_shiftreg_inst|rclk_reg                                                                                                                                      ; 1       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_select_reg[1]                                                                                                                             ; 1       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_select_reg[0]                                                                                                                             ; 1       ;
; chameleon2_io:chameleon_io_inst|sa_oe                                                                                                                                                 ; 2       ;
; chameleon2_io:chameleon_io_inst|\c64_bus_blk:sd_dir_reg                                                                                                                               ; 2       ;
; chameleon2_io:chameleon_io_inst|sd_oe                                                                                                                                                 ; 3       ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|p2s_transmit_reg                                                                                                 ; 3       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[31]                                                                                                          ; 4       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[0]                                                                                                               ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[31]                                                                                                              ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|ss_n[0]                                                                                                                ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|ss_n[1]                                                                                                                ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|slave[0]                                                                                                               ; 3       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|busy                                                                                                                   ; 50      ;
; sdram_statemachine:sdram_adaptor|sdram_state_reg[0]                                                                                                                                   ; 24      ;
; sdram_statemachine:sdram_adaptor|dqm_mask_sreg[2]                                                                                                                                     ; 1       ;
; sdram_statemachine:sdram_adaptor|dqm_mask_sreg[0]                                                                                                                                     ; 26      ;
; sdram_statemachine:sdram_adaptor|dqm_mask_sreg[3]                                                                                                                                     ; 1       ;
; sdram_statemachine:sdram_adaptor|dqm_mask_sreg[1]                                                                                                                                     ; 1       ;
; chameleon_usb:usb|gen_usart:myUsart|transmit_empty                                                                                                                                    ; 11      ;
; chameleon_reset_n_reg[1]                                                                                                                                                              ; 8       ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|p2s_shift_reg[0]                                                                                                 ; 1       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[3]                                                                                                                         ; 11      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[4]                                                                               ; 5       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[4]                                                                                  ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[7]                                                                                  ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[0]                                                                               ; 14      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[0]                                                                                  ; 13      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[7]                                                                               ; 5       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[5]                                                                               ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[5]                                                                                  ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[6]                                                                               ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[6]                                                                                  ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[1]                                                                                  ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[1]                                                                               ; 5       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|sic_axxx_enable                                                       ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|cfg_enable                                                            ; 8       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[4]                                                                                                                         ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[15]                                                                                                                        ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[14]                                                                                                                        ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[13]                                                                                                                        ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[12]                                                                                                                        ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[11]                                                                                                                        ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[10]                                                                                                                        ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[9]                                                                                                                         ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[8]                                                                                                                         ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[7]                                                                                                                         ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[6]                                                                                                                         ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[5]                                                                                                                         ; 11      ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[7]                                                                                                                              ; 4       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_slave_reg                                                                                                                                 ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[3]                                                                                  ; 6       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[3]                                                                               ; 7       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[2]                                                                                  ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[2]                                                                               ; 5       ;
; chameleon_reset_n_reg[0]                                                                                                                                                              ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|p2s_shift_reg[1]                                                                                                 ; 1       ;
; enable_divider:my10khz|count_reg[1]                                                                                                                                                   ; 5       ;
; enable_divider:my10khz|count_reg[0]                                                                                                                                                   ; 6       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|result_reg[1]                                                                                                                                       ; 34      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|result_reg[2]                                                                                                                                       ; 65      ;
; c64_keys_reg[45]                                                                                                                                                                      ; 2       ;
; c64_keys_reg[37]                                                                                                                                                                      ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[9]                                                                                                  ; 2       ;
; c64_keys_reg[20]                                                                                                                                                                      ; 2       ;
; c64_keys_reg[39]                                                                                                                                                                      ; 2       ;
; c64_keys_reg[61]                                                                                                                                                                      ; 2       ;
; c64_keys_reg[21]                                                                                                                                                                      ; 2       ;
; c64_keys_reg[44]                                                                                                                                                                      ; 2       ;
; c64_keys_reg[36]                                                                                                                                                                      ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[13]                                                                                                 ; 3       ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[11]                                                                                                 ; 2       ;
; c64_keys_reg[60]                                                                                                                                                                      ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master0|busy                                                                                                                   ; 4       ;
; zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master1|busy                                                                                                                   ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|instruction_type_reg[2]                                                                          ; 14      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[0]                                                                      ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[1]                                                                      ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[0]                                                                                     ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:\gen_normal_scan:pokey_keyboard_scanner1|keycode_latch_reg[0]             ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|allpot_reg[0]                                                                                    ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[0]                                                                         ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:\gen_normal_scan:pokey_keyboard_scanner1|keycode_latch_reg[0] ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|allpot_reg[7]                                                                        ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|consol_output_reg[0]                                                                               ; 1       ;
; c64_keys_reg[32]                                                                                                                                                                      ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[2]                                                                      ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[9]                                         ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|irqst_reg[1]                                                                         ; 2       ;
; Total number of inverted registers = 697*                                                                                                                                             ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
* Table truncated at 100 items. To change the number of inverted registers reported, set the "Number of Inverted Registers Reported" option under Assignments->Settings->Analysis and Synthesis Settings->More Settings


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+
; Register Name                                                                                                                                                ; Megafunction                                                                                                                                                     ; Type       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+
; zpucore:zpu|generic_ram_infer:ram_31_24|q_ram[0..7]                                                                                                          ; zpucore:zpu|generic_ram_infer:ram_31_24|ram_block_rtl_0                                                                                                          ; RAM        ;
; zpucore:zpu|generic_ram_infer:ram23_16|q_ram[0..7]                                                                                                           ; zpucore:zpu|generic_ram_infer:ram23_16|ram_block_rtl_0                                                                                                           ; RAM        ;
; zpucore:zpu|generic_ram_infer:ram_15_8|q_ram[0..7]                                                                                                           ; zpucore:zpu|generic_ram_infer:ram_15_8|ram_block_rtl_0                                                                                                           ; RAM        ;
; zpucore:zpu|generic_ram_infer:ram_7_0|q_ram[0..7]                                                                                                            ; zpucore:zpu|generic_ram_infer:ram_7_0|ram_block_rtl_0                                                                                                            ; RAM        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|q_ram[0..7] ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|ram_block_rtl_0 ; RAM        ;
; scandoubler:scandoubler1|scandouble_ram_infer:lineb|q[0..7]                                                                                                  ; scandoubler:scandoubler1|scandouble_ram_infer:lineb|ram_block_rtl_0                                                                                              ; RAM        ;
; scandoubler:scandoubler1|scandouble_ram_infer:linea|q[0..7]                                                                                                  ; scandoubler:scandoubler1|scandouble_ram_infer:linea|ram_block_rtl_0                                                                                              ; RAM        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1|q_ram[0..7]                                 ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1|ram_block_rtl_0                                 ; RAM        ;
; scandoubler:scandoubler1|r_reg[3]~1                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|r_reg[3]~2                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|r_reg[4]~5                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|r_reg[4]~6                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|r_reg[5]~9                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|r_reg[5]~10                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|r_reg[6]~13                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|r_reg[6]~14                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|r_reg[7]~17                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|r_reg[7]~18                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|g_reg[3]~1                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|g_reg[3]~2                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|g_reg[4]~5                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|g_reg[4]~6                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|g_reg[5]~9                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|g_reg[5]~10                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|g_reg[6]~13                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|g_reg[6]~14                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|g_reg[7]~17                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|g_reg[7]~18                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|b_reg[3]~1                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|b_reg[3]~2                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|b_reg[4]~5                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|b_reg[4]~6                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|b_reg[5]~9                                                                                                                          ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|b_reg[5]~10                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|b_reg[6]~13                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|b_reg[6]~14                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|b_reg[7]~17                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|b_reg[7]~18                                                                                                                         ; scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0                                                                                                        ; ROM        ;
; scandoubler:scandoubler1|delay_line:hsync_delay|shift_reg[0..127]                                                                                            ; scandoubler:scandoubler1|delay_line:hsync_delay|shift_reg_rtl_0                                                                                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg[0..2][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay|shift_reg[0..2][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay|shift_reg[0..2][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay|shift_reg[0..2][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay|shift_reg[0..2][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay|shift_reg[0..2][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay|shift_reg[0..2][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay|shift_reg[0..2][0..7]                        ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0                                  ; SHIFT_TAPS ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                                                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master1|data_tx[2]                                                                                                             ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master0|data_tx[1]                                                                                                             ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_usb:usb|cmd_length[4]                                                                                                                                                       ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_usb:usb|cmd_length[8]                                                                                                                                                       ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_usb:usb|cmd_length[18]                                                                                                                                                      ;
; 3:1                ; 17 bits   ; 34 LEs        ; 17 LEs               ; 17 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_cdtv_remote:myIr|timer[15]                                                                                                                                                  ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2]                ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[1]                            ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[1]                ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[2]                            ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2]                ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[1]                            ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[1]                ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[0]                            ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos|value_reg[3]                                                           ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos|value_reg[6]                                                           ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|hcount_reg[7]                                                                                    ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|shiftclock_reg[3]                                                                                ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|ram_bank[15]                                                        ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|rom_bank[13]                                                        ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|scandoubler:scandoubler1|colour_reg[2]                                                                                                                                                ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |atari800core_chameleon|scandoubler:scandoubler1|output_address_reg[7]                                                                                                                                        ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|timer2_reg[6]                                                                                                                                 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|pause_reg[6]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pot_counter_reg[2]                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serin_shift_reg[4]                                                                   ;
; 3:1                ; 10 bits   ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|count_reg[4]                                                                                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[0]                                                                               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serin_shift_reg[8]                                                                               ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|vcount_reg[3]                                                                                    ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_hr_reg[0]                                                                                   ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count|value_reg[1]                                          ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count|value_reg[0]                                          ;
; 3:1                ; 4 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|value_reg[12]                                            ;
; 3:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|display_list_address_low_temp_reg[7]                                                             ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|cycles_since_refresh_reg[8]                                                                                                                          ;
; 3:1                ; 22 bits   ; 44 LEs        ; 22 LEs               ; 22 LEs                 ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_docking_station:\genDockingStation:myDockingStation|joystick4_reg[2]                                                                        ;
; 3:1                ; 6 bits    ; 12 LEs        ; 0 LEs                ; 12 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:\gen_normal_scan:pokey_keyboard_scanner1|compare_latch_reg[1]             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|count_reg[5]                                            ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[6]                                                        ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|count_reg[2]                                            ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[3]                                                        ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|count_reg[3]                                            ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[2]                                                        ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer|value_reg[0]                                            ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|HRCOLOUR_REG[7]                                                                                    ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|HRCOLOUR_REG[2]                                                                                    ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|byte_reg[0]                                                                                                          ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|joystick2[4]                                                                  ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|joystick1[0]                                                                  ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|joystick4[2]                                                                  ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|joystick3[2]                                                                  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|joystick4[4]                                                                  ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|ps2_shiftreg_reg[8]                                                                                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|count_reg[5]                                            ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[1]                                                        ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[26]                                                                                                                                      ;
; 3:1                ; 16 bits   ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|data_out_reg[17]                                                                                                                                     ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|refresh_pending_reg[2]                                                                                                                               ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|addrl_r[0]                                                                                                                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|scandoubler:scandoubler1|colour_reg[6]                                                                                                                                                ;
; 3:1                ; 6 bits    ; 12 LEs        ; 0 LEs                ; 12 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:\gen_normal_scan:pokey_keyboard_scanner1|compare_latch_reg[1] ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_phi_clock:phiInstance|slvCnt[2]                                                                                                             ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_phi_clock:phiInstance|c64Cnt[7]                                                                                                             ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|cnt[2]                                                                        ;
; 4:1                ; 10 bits   ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|ADDRESS_IN_sreg[7]                                                                                                                                   ;
; 4:1                ; 28 bits   ; 56 LEs        ; 28 LEs               ; 28 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[14]                                                                                                              ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[4]                                                                                                               ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|data_out_reg[3]                                                                                                                                      ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|hcount_reg[0]                                                                                    ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_toggles[1]                                                                                                         ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|data_out_reg[12]                                                                                                 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serin_bitcount_reg[1]                                                                ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serin_bitcount_reg[3]                                                                            ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div|count_reg[6]                                  ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[3]                                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|instruction_reg[1]                                                                               ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|an_reg[1]                                                                                        ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_docking_station:\genDockingStation:myDockingStation|bit_cnt[0]                                                                              ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|sio_command_count_reg[6]                                                                                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|bitcount_reg[2]                                                                                                      ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div|count_reg[4]                                  ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[4]                                              ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serout_shift_reg[1]                                                                              ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serout_shift_reg[1]                                                                  ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|addr_reg[11]                                                                                                                                         ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart|oss_bank[1]                                                           ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[1]                                                                                      ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[1]                                                                                      ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[1]                                                                                      ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[2]                                                                                      ;
; 7:1                ; 11 bits   ; 44 LEs        ; 0 LEs                ; 44 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|zpu_addr_reg[22]                                                                                                                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|T[4]                                                                      ;
; 16:1               ; 7 bits    ; 70 LEs        ; 7 LEs                ; 63 LEs                 ; Yes        ; |atari800core_chameleon|chameleon2_io_shiftreg:io_shiftreg_inst|state_reg[3]                                                                                                                                  ;
; 4:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; Yes        ; |atari800core_chameleon|chameleon_cdtv_remote:myIr|bitlength[5]                                                                                                                                               ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|data_out_reg[9]                                                                                                  ;
; 16:1               ; 2 bits    ; 20 LEs        ; 14 LEs               ; 6 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|instruction_final_row_reg[1]                                                                     ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|serout_bitcount_reg[0]                                                               ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serout_bitcount_reg[2]                                                                           ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|value_reg[10]                                            ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|value_reg[2]                                             ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|COLOUR_REG[7]                                                                                      ;
; 5:1                ; 3 bits    ; 9 LEs         ; 6 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|COLOUR_REG[1]                                                                                      ;
; 5:1                ; 6 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|display_shift_reg[6]                                                                             ;
; 5:1                ; 2 bits    ; 6 LEs         ; 2 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[1]                                                                                       ;
; 5:1                ; 2 bits    ; 6 LEs         ; 2 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[2]                                                                                       ;
; 5:1                ; 2 bits    ; 6 LEs         ; 2 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[4]                                                                                       ;
; 5:1                ; 2 bits    ; 6 LEs         ; 2 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[6]                                                                                       ;
; 6:1                ; 7 bits    ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|tx_buffer[2]                                                                                                           ;
; 17:1               ; 2 bits    ; 22 LEs        ; 2 LEs                ; 20 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|ba_reg[0]                                                                                                                                            ;
; 17:1               ; 3 bits    ; 33 LEs        ; 9 LEs                ; 24 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|addr_reg[0]                                                                                                                                          ;
; 6:1                ; 6 bits    ; 24 LEs        ; 6 LEs                ; 18 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[12]                                           ;
; 17:1               ; 4 bits    ; 44 LEs        ; 32 LEs               ; 12 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|p2s_state_reg[3]                                                                                                 ;
; 6:1                ; 6 bits    ; 24 LEs        ; 18 LEs               ; 6 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|data_out_reg[4]                                                                                                  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count|value_reg[3]                                              ;
; 17:1               ; 4 bits    ; 44 LEs        ; 32 LEs               ; 12 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|s2p_state_reg[2]                                                                                                 ;
; 18:1               ; 5 bits    ; 60 LEs        ; 20 LEs               ; 40 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|addr_reg[1]                                                                                                                                          ;
; 18:1               ; 8 bits    ; 96 LEs        ; 8 LEs                ; 88 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|data_out_reg[15]                                                                                                                                     ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[7]                                            ;
; 7:1                ; 2 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[9]                                            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|doReg[7]                                                                  ;
; 11:1               ; 14 bits   ; 98 LEs        ; 14 LEs               ; 84 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|delay_reg[9]                                                                                                                                         ;
; 7:1                ; 16 bits   ; 64 LEs        ; 16 LEs               ; 48 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[9]                                                                     ;
; 7:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|data_out_reg[1]                                                                                                  ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[2]                                                                  ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[1]                                                                  ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[2]                                                                  ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[2]                                                                  ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player0|shift_reg[1]                                                                   ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1|shift_reg[2]                                                                   ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2|shift_reg[1]                                                                   ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3|shift_reg[3]                                                                   ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_usb:usb|send_data[5]                                                                                                                                                        ;
; 9:1                ; 7 bits    ; 42 LEs        ; 28 LEs               ; 14 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[9]                                                                 ;
; 5:1                ; 10 bits   ; 30 LEs        ; 0 LEs                ; 30 LEs                 ; Yes        ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|key_value_last_reg[8]                                                                                                ;
; 10:1               ; 6 bits    ; 36 LEs        ; 30 LEs               ; 6 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[4]                                                                 ;
; 6:1                ; 10 bits   ; 40 LEs        ; 10 LEs               ; 30 LEs                 ; Yes        ; |atari800core_chameleon|ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|key_value_reg[4]                                                                                                     ;
; 17:1               ; 2 bits    ; 22 LEs        ; 6 LEs                ; 16 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|udqm_reg                                                                                                                                             ;
; 28:1               ; 2 bits    ; 36 LEs        ; 6 LEs                ; 30 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|sdram_state_reg[1]                                                                                                                                   ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|q[4]                                                                          ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|q[3]                                                                          ;
; 12:1               ; 2 bits    ; 16 LEs        ; 12 LEs               ; 4 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_fetch_destination_reg[2]                                                                     ;
; 12:1               ; 5 bits    ; 40 LEs        ; 15 LEs               ; 25 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[13]                                                                              ;
; 9:1                ; 4 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[4]                                                                               ;
; 9:1                ; 3 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[0]                                                                               ;
; 3:1                ; 24 bits   ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|data_o[30]                                                                                                                      ;
; 21:1               ; 19 bits   ; 266 LEs       ; 38 LEs               ; 228 LEs                ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|pc_r[4]                                                                                                                         ;
; 21:1               ; 5 bits    ; 70 LEs        ; 15 LEs               ; 55 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|pc_r[8]                                                                                                                         ;
; 17:1               ; 8 bits    ; 88 LEs        ; 24 LEs               ; 64 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[18]                                                                                                                        ;
; 17:1               ; 21 bits   ; 231 LEs       ; 252 LEs              ; -21 LEs                ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|addr_r[16]                                                                                                                      ;
; 2326:1             ; 8 bits    ; 12400 LEs     ; 464 LEs              ; 11936 LEs              ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[15]                                                                                                                                      ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master1|bit_cnt[2]                                                                                                             ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master0|bit_cnt[0]                                                                                                             ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|p2s_shift_reg[2]                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|keys_reg[61]                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|keys_reg[31]                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|keys_reg[6]                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|keys_reg[12]                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|keys_reg[59]                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|keys_reg[50]                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|keys_reg[17]                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|keys_reg[48]                                                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[5]                                                                      ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[0]                                                                                                               ;
; 4:1                ; 64 bits   ; 128 LEs       ; 64 LEs               ; 64 LEs                 ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_docking_station:\genDockingStation:myDockingStation|key_reg[0]                                                                              ;
; 6:1                ; 2 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:\gen_normal_scan:pokey_keyboard_scanner1|keycode_latch_reg[6]             ;
; 6:1                ; 6 bits    ; 24 LEs        ; 6 LEs                ; 18 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:\gen_normal_scan:pokey_keyboard_scanner1|keycode_latch_reg[1]             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|\c64_bus_blk:low_d_out_reg[0]                                                                                                                         ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|chameleon_cdtv_remote:myIr|current_code[7]                                                                                                                                            ;
; 6:1                ; 2 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:\gen_normal_scan:pokey_keyboard_scanner1|keycode_latch_reg[6] ;
; 6:1                ; 6 bits    ; 24 LEs        ; 6 LEs                ; 18 LEs                 ; Yes        ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:\gen_normal_scan:pokey_keyboard_scanner1|keycode_latch_reg[0] ;
; 18:1               ; 8 bits    ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|dq_out_reg[11]                                                                                                                                       ;
; 18:1               ; 8 bits    ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |atari800core_chameleon|sdram_statemachine:sdram_adaptor|dq_out_reg[7]                                                                                                                                        ;
; 11:1               ; 31 bits   ; 217 LEs       ; 62 LEs               ; 155 LEs                ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|b_r[29]                                                                                                                         ;
; 17:1               ; 13 bits   ; 143 LEs       ; 39 LEs               ; 104 LEs                ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[9]                                                                                                                         ;
; 30:1               ; 8 bits    ; 160 LEs       ; 128 LEs              ; 32 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[25]                                                                                                                         ;
; 33:1               ; 3 bits    ; 66 LEs        ; 36 LEs               ; 30 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[2]                                                                                                                          ;
; 34:1               ; 14 bits   ; 308 LEs       ; 210 LEs              ; 98 LEs                 ; Yes        ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[14]                                                                                                                         ;
; 3:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|chameleon_usb:usb|state                                                                                                                                                               ;
; 3:1                ; 14 bits   ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|state                                                                         ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tdecoded                                                                                                                        ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tdecoded                                                                                                                        ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tdecoded                                                                                                                        ;
; 4:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Mux1                                                                                                                            ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux24                                                                                    ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux150                                                                                   ;
; 3:1                ; 11 bits   ; 22 LEs        ; 22 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle                                                               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add20                                                                     ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|spi_dma_addr_next[10]                                                                                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\calcNextOpcode:myNextOpcode[3]                                           ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|update_row_count                                                                                 ;
; 4:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|Mux3                                                                                             ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|Mux35                                                                                            ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\processAluInput:temp[5]                                                  ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux22                                                                     ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux23                                                                     ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|Mux26                                                                                            ;
; 3:1                ; 25 bits   ; 50 LEs        ; 50 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux94                                                                                    ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|p2s_idle                                                                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|line_buffer_data_in[2]                                                                           ;
; 4:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux123                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3                                                                      ;
; 8:1                ; 8 bits    ; 40 LEs        ; 24 LEs               ; 16 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux14                                                                     ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|data_live[0]                                                                                     ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst|state                                                                         ;
; 7:1                ; 13 bits   ; 52 LEs        ; 13 LEs               ; 39 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|Mux28                                                                                                                                               ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux110                                                                                   ;
; 9:1                ; 9 bits    ; 54 LEs        ; 27 LEs               ; 27 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux104                                                                                   ;
; 9:1                ; 2 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux139                                                                                   ;
; 8:1                ; 3 bits    ; 15 LEs        ; 3 LEs                ; 12 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux24                                                               ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3                                                                      ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_modify_next[5]                                                                           ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_modify_next[3]                                                                           ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_pf2_live                                                                                    ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|access_type[0]                                                      ;
; 7:1                ; 6 bits    ; 24 LEs        ; 18 LEs               ; 6 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux5                                                                      ;
; 1:1                ; 3 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add15                                                                     ;
; 7:1                ; 3 bits    ; 12 LEs        ; 3 LEs                ; 9 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux31                                                                     ;
; 8:1                ; 3 bits    ; 15 LEs        ; 6 LEs                ; 9 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux22                                                               ;
; 11:1               ; 2 bits    ; 14 LEs        ; 4 LEs                ; 10 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux28                                                                     ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; No         ; |atari800core_chameleon|chameleon_usb:usb|Selector22                                                                                                                                                          ;
; 7:1                ; 4 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux17                                                               ;
; 7:1                ; 3 bits    ; 12 LEs        ; 9 LEs                ; 3 LEs                  ; No         ; |atari800core_chameleon|chameleon2_io:chameleon_io_inst|Selector11                                                                                                                                            ;
; 7:1                ; 2 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |atari800core_chameleon|chameleon_usb:usb|Selector11                                                                                                                                                          ;
; 21:1               ; 6 bits    ; 84 LEs        ; 6 LEs                ; 78 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|bram_adr[1]                                                         ;
; 7:1                ; 3 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; No         ; |atari800core_chameleon|chameleon_usb:usb|state                                                                                                                                                               ;
; 12:1               ; 35 bits   ; 280 LEs       ; 210 LEs              ; 70 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn                                                                                                                            ;
; 14:1               ; 3 bits    ; 27 LEs        ; 18 LEs               ; 9 LEs                  ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn                                                                                                                            ;
; 51:1               ; 10 bits   ; 340 LEs       ; 140 LEs              ; 200 LEs                ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|Mux56                                                                                                                                               ;
; 51:1               ; 3 bits    ; 102 LEs       ; 42 LEs               ; 60 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|Mux61                                                                                                                                               ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add0                                                                      ;
; 263:1              ; 4 bits    ; 700 LEs       ; 4 LEs                ; 696 LEs                ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|Mux27                                                               ;
; 52:1               ; 5 bits    ; 170 LEs       ; 75 LEs               ; 95 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|Mux68                                                                                                                                               ;
; 13:1               ; 6 bits    ; 48 LEs        ; 36 LEs               ; 12 LEs                 ; No         ; |atari800core_chameleon|chameleon_cdtv_remote:myIr|state                                                                                                                                                      ;
; 55:1               ; 3 bits    ; 108 LEs       ; 60 LEs               ; 48 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|Mux75                                                                                                                                               ;
; 55:1               ; 3 bits    ; 108 LEs       ; 63 LEs               ; 45 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|Mux78                                                                                                                                               ;
; 9:1                ; 3 bits    ; 18 LEs        ; 3 LEs                ; 15 LEs                 ; No         ; |atari800core_chameleon|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state                                                                                                                           ;
; 86:1               ; 2 bits    ; 114 LEs       ; 56 LEs               ; 58 LEs                 ; No         ; |atari800core_chameleon|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|MEMORY_DATA[4]                                                                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo|altsyncram_cqb1:FIFOram ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                        ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                         ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component|scfifo_dj31:auto_generated|a_dpfifo_kp31:dpfifo|altsyncram_8tb1:FIFOram ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                      ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                       ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Source assignments for zpu_rom:zpu_rom1|altsyncram:altsyncram_component|altsyncram_a7a1:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------+
; Assignment                      ; Value              ; From ; To                                       ;
+---------------------------------+--------------------+------+------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                        ;
+---------------------------------+--------------------+------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                         ;
+---------------------------------+--------------------+------+------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                          ;
+---------------------------------+--------------------+------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                        ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                         ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                        ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                         ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_bg41:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                       ;
+---------------------------------+--------------------+------+----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                        ;
+---------------------------------+--------------------+------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0|altsyncram_ld41:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                                  ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                   ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0|altsyncram_4f81:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                     ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                      ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0|altsyncram_4f81:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                     ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                      ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1|altsyncram:ram_block_rtl_0|altsyncram_nd41:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                  ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                   ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Source assignments for scandoubler:scandoubler1|gtia_palette:palette4|altsyncram:Mux4_rtl_0|altsyncram_ab11:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                           ;
+---------------------------------+--------------------+------+--------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                            ;
+---------------------------------+--------------------+------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0|shift_taps_plm:auto_generated|altsyncram_35b1:altsyncram2 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                               ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0|shift_taps_n5n:auto_generated|altsyncram_0961:altsyncram4 ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                                                                               ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                                                                                ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |atari800core_chameleon ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; tv             ; 1     ; Untyped                                                       ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: pll_pal:\gen_pal_pll:chameleon_pll2|altpll:altpll_component ;
+-------------------------------+---------------------------+----------------------------------------------+
; Parameter Name                ; Value                     ; Type                                         ;
+-------------------------------+---------------------------+----------------------------------------------+
; OPERATION_MODE                ; NORMAL                    ; Untyped                                      ;
; PLL_TYPE                      ; AUTO                      ; Untyped                                      ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pll_pal ; Untyped                                      ;
; QUALIFY_CONF_DONE             ; OFF                       ; Untyped                                      ;
; COMPENSATE_CLOCK              ; CLK0                      ; Untyped                                      ;
; SCAN_CHAIN                    ; LONG                      ; Untyped                                      ;
; PRIMARY_CLOCK                 ; INCLK0                    ; Untyped                                      ;
; INCLK0_INPUT_FREQUENCY        ; 20000                     ; Signed Integer                               ;
; INCLK1_INPUT_FREQUENCY        ; 0                         ; Untyped                                      ;
; GATE_LOCK_SIGNAL              ; NO                        ; Untyped                                      ;
; GATE_LOCK_COUNTER             ; 0                         ; Untyped                                      ;
; LOCK_HIGH                     ; 1                         ; Untyped                                      ;
; LOCK_LOW                      ; 1                         ; Untyped                                      ;
; VALID_LOCK_MULTIPLIER         ; 1                         ; Untyped                                      ;
; INVALID_LOCK_MULTIPLIER       ; 5                         ; Untyped                                      ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                       ; Untyped                                      ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                       ; Untyped                                      ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                       ; Untyped                                      ;
; SKIP_VCO                      ; OFF                       ; Untyped                                      ;
; SWITCH_OVER_COUNTER           ; 0                         ; Untyped                                      ;
; SWITCH_OVER_TYPE              ; AUTO                      ; Untyped                                      ;
; FEEDBACK_SOURCE               ; EXTCLK0                   ; Untyped                                      ;
; BANDWIDTH                     ; 0                         ; Untyped                                      ;
; BANDWIDTH_TYPE                ; AUTO                      ; Untyped                                      ;
; SPREAD_FREQUENCY              ; 0                         ; Untyped                                      ;
; DOWN_SPREAD                   ; 0                         ; Untyped                                      ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                       ; Untyped                                      ;
; SELF_RESET_ON_LOSS_LOCK       ; ON                        ; Untyped                                      ;
; CLK9_MULTIPLY_BY              ; 0                         ; Untyped                                      ;
; CLK8_MULTIPLY_BY              ; 0                         ; Untyped                                      ;
; CLK7_MULTIPLY_BY              ; 0                         ; Untyped                                      ;
; CLK6_MULTIPLY_BY              ; 0                         ; Untyped                                      ;
; CLK5_MULTIPLY_BY              ; 1                         ; Untyped                                      ;
; CLK4_MULTIPLY_BY              ; 1                         ; Untyped                                      ;
; CLK3_MULTIPLY_BY              ; 1                         ; Untyped                                      ;
; CLK2_MULTIPLY_BY              ; 227                       ; Signed Integer                               ;
; CLK1_MULTIPLY_BY              ; 227                       ; Signed Integer                               ;
; CLK0_MULTIPLY_BY              ; 227                       ; Signed Integer                               ;
; CLK9_DIVIDE_BY                ; 0                         ; Untyped                                      ;
; CLK8_DIVIDE_BY                ; 0                         ; Untyped                                      ;
; CLK7_DIVIDE_BY                ; 0                         ; Untyped                                      ;
; CLK6_DIVIDE_BY                ; 0                         ; Untyped                                      ;
; CLK5_DIVIDE_BY                ; 1                         ; Untyped                                      ;
; CLK4_DIVIDE_BY                ; 1                         ; Untyped                                      ;
; CLK3_DIVIDE_BY                ; 1                         ; Untyped                                      ;
; CLK2_DIVIDE_BY                ; 100                       ; Signed Integer                               ;
; CLK1_DIVIDE_BY                ; 200                       ; Signed Integer                               ;
; CLK0_DIVIDE_BY                ; 100                       ; Signed Integer                               ;
; CLK9_PHASE_SHIFT              ; 0                         ; Untyped                                      ;
; CLK8_PHASE_SHIFT              ; 0                         ; Untyped                                      ;
; CLK7_PHASE_SHIFT              ; 0                         ; Untyped                                      ;
; CLK6_PHASE_SHIFT              ; 0                         ; Untyped                                      ;
; CLK5_PHASE_SHIFT              ; 0                         ; Untyped                                      ;
; CLK4_PHASE_SHIFT              ; 0                         ; Untyped                                      ;
; CLK3_PHASE_SHIFT              ; 0                         ; Untyped                                      ;
; CLK2_PHASE_SHIFT              ; 5405                      ; Untyped                                      ;
; CLK1_PHASE_SHIFT              ; 0                         ; Untyped                                      ;
; CLK0_PHASE_SHIFT              ; 0                         ; Untyped                                      ;
; CLK5_TIME_DELAY               ; 0                         ; Untyped                                      ;
; CLK4_TIME_DELAY               ; 0                         ; Untyped                                      ;
; CLK3_TIME_DELAY               ; 0                         ; Untyped                                      ;
; CLK2_TIME_DELAY               ; 0                         ; Untyped                                      ;
; CLK1_TIME_DELAY               ; 0                         ; Untyped                                      ;
; CLK0_TIME_DELAY               ; 0                         ; Untyped                                      ;
; CLK9_DUTY_CYCLE               ; 50                        ; Untyped                                      ;
; CLK8_DUTY_CYCLE               ; 50                        ; Untyped                                      ;
; CLK7_DUTY_CYCLE               ; 50                        ; Untyped                                      ;
; CLK6_DUTY_CYCLE               ; 50                        ; Untyped                                      ;
; CLK5_DUTY_CYCLE               ; 50                        ; Untyped                                      ;
; CLK4_DUTY_CYCLE               ; 50                        ; Untyped                                      ;
; CLK3_DUTY_CYCLE               ; 50                        ; Untyped                                      ;
; CLK2_DUTY_CYCLE               ; 50                        ; Signed Integer                               ;
; CLK1_DUTY_CYCLE               ; 50                        ; Signed Integer                               ;
; CLK0_DUTY_CYCLE               ; 50                        ; Signed Integer                               ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                      ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                      ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                      ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                      ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                      ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                      ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                      ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                      ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                      ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                      ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                      ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                      ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                      ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                      ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                      ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                      ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                      ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                      ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                      ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                      ;
; LOCK_WINDOW_UI                ;  0.05                     ; Untyped                                      ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                    ; Untyped                                      ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                    ; Untyped                                      ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                    ; Untyped                                      ;
; DPA_MULTIPLY_BY               ; 0                         ; Untyped                                      ;
; DPA_DIVIDE_BY                 ; 1                         ; Untyped                                      ;
; DPA_DIVIDER                   ; 0                         ; Untyped                                      ;
; EXTCLK3_MULTIPLY_BY           ; 1                         ; Untyped                                      ;
; EXTCLK2_MULTIPLY_BY           ; 1                         ; Untyped                                      ;
; EXTCLK1_MULTIPLY_BY           ; 1                         ; Untyped                                      ;
; EXTCLK0_MULTIPLY_BY           ; 1                         ; Untyped                                      ;
; EXTCLK3_DIVIDE_BY             ; 1                         ; Untyped                                      ;
; EXTCLK2_DIVIDE_BY             ; 1                         ; Untyped                                      ;
; EXTCLK1_DIVIDE_BY             ; 1                         ; Untyped                                      ;
; EXTCLK0_DIVIDE_BY             ; 1                         ; Untyped                                      ;
; EXTCLK3_PHASE_SHIFT           ; 0                         ; Untyped                                      ;
; EXTCLK2_PHASE_SHIFT           ; 0                         ; Untyped                                      ;
; EXTCLK1_PHASE_SHIFT           ; 0                         ; Untyped                                      ;
; EXTCLK0_PHASE_SHIFT           ; 0                         ; Untyped                                      ;
; EXTCLK3_TIME_DELAY            ; 0                         ; Untyped                                      ;
; EXTCLK2_TIME_DELAY            ; 0                         ; Untyped                                      ;
; EXTCLK1_TIME_DELAY            ; 0                         ; Untyped                                      ;
; EXTCLK0_TIME_DELAY            ; 0                         ; Untyped                                      ;
; EXTCLK3_DUTY_CYCLE            ; 50                        ; Untyped                                      ;
; EXTCLK2_DUTY_CYCLE            ; 50                        ; Untyped                                      ;
; EXTCLK1_DUTY_CYCLE            ; 50                        ; Untyped                                      ;
; EXTCLK0_DUTY_CYCLE            ; 50                        ; Untyped                                      ;
; VCO_MULTIPLY_BY               ; 0                         ; Untyped                                      ;
; VCO_DIVIDE_BY                 ; 0                         ; Untyped                                      ;
; SCLKOUT0_PHASE_SHIFT          ; 0                         ; Untyped                                      ;
; SCLKOUT1_PHASE_SHIFT          ; 0                         ; Untyped                                      ;
; VCO_MIN                       ; 0                         ; Untyped                                      ;
; VCO_MAX                       ; 0                         ; Untyped                                      ;
; VCO_CENTER                    ; 0                         ; Untyped                                      ;
; PFD_MIN                       ; 0                         ; Untyped                                      ;
; PFD_MAX                       ; 0                         ; Untyped                                      ;
; M_INITIAL                     ; 0                         ; Untyped                                      ;
; M                             ; 0                         ; Untyped                                      ;
; N                             ; 1                         ; Untyped                                      ;
; M2                            ; 1                         ; Untyped                                      ;
; N2                            ; 1                         ; Untyped                                      ;
; SS                            ; 1                         ; Untyped                                      ;
; C0_HIGH                       ; 0                         ; Untyped                                      ;
; C1_HIGH                       ; 0                         ; Untyped                                      ;
; C2_HIGH                       ; 0                         ; Untyped                                      ;
; C3_HIGH                       ; 0                         ; Untyped                                      ;
; C4_HIGH                       ; 0                         ; Untyped                                      ;
; C5_HIGH                       ; 0                         ; Untyped                                      ;
; C6_HIGH                       ; 0                         ; Untyped                                      ;
; C7_HIGH                       ; 0                         ; Untyped                                      ;
; C8_HIGH                       ; 0                         ; Untyped                                      ;
; C9_HIGH                       ; 0                         ; Untyped                                      ;
; C0_LOW                        ; 0                         ; Untyped                                      ;
; C1_LOW                        ; 0                         ; Untyped                                      ;
; C2_LOW                        ; 0                         ; Untyped                                      ;
; C3_LOW                        ; 0                         ; Untyped                                      ;
; C4_LOW                        ; 0                         ; Untyped                                      ;
; C5_LOW                        ; 0                         ; Untyped                                      ;
; C6_LOW                        ; 0                         ; Untyped                                      ;
; C7_LOW                        ; 0                         ; Untyped                                      ;
; C8_LOW                        ; 0                         ; Untyped                                      ;
; C9_LOW                        ; 0                         ; Untyped                                      ;
; C0_INITIAL                    ; 0                         ; Untyped                                      ;
; C1_INITIAL                    ; 0                         ; Untyped                                      ;
; C2_INITIAL                    ; 0                         ; Untyped                                      ;
; C3_INITIAL                    ; 0                         ; Untyped                                      ;
; C4_INITIAL                    ; 0                         ; Untyped                                      ;
; C5_INITIAL                    ; 0                         ; Untyped                                      ;
; C6_INITIAL                    ; 0                         ; Untyped                                      ;
; C7_INITIAL                    ; 0                         ; Untyped                                      ;
; C8_INITIAL                    ; 0                         ; Untyped                                      ;
; C9_INITIAL                    ; 0                         ; Untyped                                      ;
; C0_MODE                       ; BYPASS                    ; Untyped                                      ;
; C1_MODE                       ; BYPASS                    ; Untyped                                      ;
; C2_MODE                       ; BYPASS                    ; Untyped                                      ;
; C3_MODE                       ; BYPASS                    ; Untyped                                      ;
; C4_MODE                       ; BYPASS                    ; Untyped                                      ;
; C5_MODE                       ; BYPASS                    ; Untyped                                      ;
; C6_MODE                       ; BYPASS                    ; Untyped                                      ;
; C7_MODE                       ; BYPASS                    ; Untyped                                      ;
; C8_MODE                       ; BYPASS                    ; Untyped                                      ;
; C9_MODE                       ; BYPASS                    ; Untyped                                      ;
; C0_PH                         ; 0                         ; Untyped                                      ;
; C1_PH                         ; 0                         ; Untyped                                      ;
; C2_PH                         ; 0                         ; Untyped                                      ;
; C3_PH                         ; 0                         ; Untyped                                      ;
; C4_PH                         ; 0                         ; Untyped                                      ;
; C5_PH                         ; 0                         ; Untyped                                      ;
; C6_PH                         ; 0                         ; Untyped                                      ;
; C7_PH                         ; 0                         ; Untyped                                      ;
; C8_PH                         ; 0                         ; Untyped                                      ;
; C9_PH                         ; 0                         ; Untyped                                      ;
; L0_HIGH                       ; 1                         ; Untyped                                      ;
; L1_HIGH                       ; 1                         ; Untyped                                      ;
; G0_HIGH                       ; 1                         ; Untyped                                      ;
; G1_HIGH                       ; 1                         ; Untyped                                      ;
; G2_HIGH                       ; 1                         ; Untyped                                      ;
; G3_HIGH                       ; 1                         ; Untyped                                      ;
; E0_HIGH                       ; 1                         ; Untyped                                      ;
; E1_HIGH                       ; 1                         ; Untyped                                      ;
; E2_HIGH                       ; 1                         ; Untyped                                      ;
; E3_HIGH                       ; 1                         ; Untyped                                      ;
; L0_LOW                        ; 1                         ; Untyped                                      ;
; L1_LOW                        ; 1                         ; Untyped                                      ;
; G0_LOW                        ; 1                         ; Untyped                                      ;
; G1_LOW                        ; 1                         ; Untyped                                      ;
; G2_LOW                        ; 1                         ; Untyped                                      ;
; G3_LOW                        ; 1                         ; Untyped                                      ;
; E0_LOW                        ; 1                         ; Untyped                                      ;
; E1_LOW                        ; 1                         ; Untyped                                      ;
; E2_LOW                        ; 1                         ; Untyped                                      ;
; E3_LOW                        ; 1                         ; Untyped                                      ;
; L0_INITIAL                    ; 1                         ; Untyped                                      ;
; L1_INITIAL                    ; 1                         ; Untyped                                      ;
; G0_INITIAL                    ; 1                         ; Untyped                                      ;
; G1_INITIAL                    ; 1                         ; Untyped                                      ;
; G2_INITIAL                    ; 1                         ; Untyped                                      ;
; G3_INITIAL                    ; 1                         ; Untyped                                      ;
; E0_INITIAL                    ; 1                         ; Untyped                                      ;
; E1_INITIAL                    ; 1                         ; Untyped                                      ;
; E2_INITIAL                    ; 1                         ; Untyped                                      ;
; E3_INITIAL                    ; 1                         ; Untyped                                      ;
; L0_MODE                       ; BYPASS                    ; Untyped                                      ;
; L1_MODE                       ; BYPASS                    ; Untyped                                      ;
; G0_MODE                       ; BYPASS                    ; Untyped                                      ;
; G1_MODE                       ; BYPASS                    ; Untyped                                      ;
; G2_MODE                       ; BYPASS                    ; Untyped                                      ;
; G3_MODE                       ; BYPASS                    ; Untyped                                      ;
; E0_MODE                       ; BYPASS                    ; Untyped                                      ;
; E1_MODE                       ; BYPASS                    ; Untyped                                      ;
; E2_MODE                       ; BYPASS                    ; Untyped                                      ;
; E3_MODE                       ; BYPASS                    ; Untyped                                      ;
; L0_PH                         ; 0                         ; Untyped                                      ;
; L1_PH                         ; 0                         ; Untyped                                      ;
; G0_PH                         ; 0                         ; Untyped                                      ;
; G1_PH                         ; 0                         ; Untyped                                      ;
; G2_PH                         ; 0                         ; Untyped                                      ;
; G3_PH                         ; 0                         ; Untyped                                      ;
; E0_PH                         ; 0                         ; Untyped                                      ;
; E1_PH                         ; 0                         ; Untyped                                      ;
; E2_PH                         ; 0                         ; Untyped                                      ;
; E3_PH                         ; 0                         ; Untyped                                      ;
; M_PH                          ; 0                         ; Untyped                                      ;
; C1_USE_CASC_IN                ; OFF                       ; Untyped                                      ;
; C2_USE_CASC_IN                ; OFF                       ; Untyped                                      ;
; C3_USE_CASC_IN                ; OFF                       ; Untyped                                      ;
; C4_USE_CASC_IN                ; OFF                       ; Untyped                                      ;
; C5_USE_CASC_IN                ; OFF                       ; Untyped                                      ;
; C6_USE_CASC_IN                ; OFF                       ; Untyped                                      ;
; C7_USE_CASC_IN                ; OFF                       ; Untyped                                      ;
; C8_USE_CASC_IN                ; OFF                       ; Untyped                                      ;
; C9_USE_CASC_IN                ; OFF                       ; Untyped                                      ;
; CLK0_COUNTER                  ; G0                        ; Untyped                                      ;
; CLK1_COUNTER                  ; G0                        ; Untyped                                      ;
; CLK2_COUNTER                  ; G0                        ; Untyped                                      ;
; CLK3_COUNTER                  ; G0                        ; Untyped                                      ;
; CLK4_COUNTER                  ; G0                        ; Untyped                                      ;
; CLK5_COUNTER                  ; G0                        ; Untyped                                      ;
; CLK6_COUNTER                  ; E0                        ; Untyped                                      ;
; CLK7_COUNTER                  ; E1                        ; Untyped                                      ;
; CLK8_COUNTER                  ; E2                        ; Untyped                                      ;
; CLK9_COUNTER                  ; E3                        ; Untyped                                      ;
; L0_TIME_DELAY                 ; 0                         ; Untyped                                      ;
; L1_TIME_DELAY                 ; 0                         ; Untyped                                      ;
; G0_TIME_DELAY                 ; 0                         ; Untyped                                      ;
; G1_TIME_DELAY                 ; 0                         ; Untyped                                      ;
; G2_TIME_DELAY                 ; 0                         ; Untyped                                      ;
; G3_TIME_DELAY                 ; 0                         ; Untyped                                      ;
; E0_TIME_DELAY                 ; 0                         ; Untyped                                      ;
; E1_TIME_DELAY                 ; 0                         ; Untyped                                      ;
; E2_TIME_DELAY                 ; 0                         ; Untyped                                      ;
; E3_TIME_DELAY                 ; 0                         ; Untyped                                      ;
; M_TIME_DELAY                  ; 0                         ; Untyped                                      ;
; N_TIME_DELAY                  ; 0                         ; Untyped                                      ;
; EXTCLK3_COUNTER               ; E3                        ; Untyped                                      ;
; EXTCLK2_COUNTER               ; E2                        ; Untyped                                      ;
; EXTCLK1_COUNTER               ; E1                        ; Untyped                                      ;
; EXTCLK0_COUNTER               ; E0                        ; Untyped                                      ;
; ENABLE0_COUNTER               ; L0                        ; Untyped                                      ;
; ENABLE1_COUNTER               ; L0                        ; Untyped                                      ;
; CHARGE_PUMP_CURRENT           ; 2                         ; Untyped                                      ;
; LOOP_FILTER_R                 ;  1.000000                 ; Untyped                                      ;
; LOOP_FILTER_C                 ; 5                         ; Untyped                                      ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                      ; Untyped                                      ;
; LOOP_FILTER_R_BITS            ; 9999                      ; Untyped                                      ;
; LOOP_FILTER_C_BITS            ; 9999                      ; Untyped                                      ;
; VCO_POST_SCALE                ; 0                         ; Untyped                                      ;
; CLK2_OUTPUT_FREQUENCY         ; 0                         ; Untyped                                      ;
; CLK1_OUTPUT_FREQUENCY         ; 0                         ; Untyped                                      ;
; CLK0_OUTPUT_FREQUENCY         ; 0                         ; Untyped                                      ;
; INTENDED_DEVICE_FAMILY        ; Cyclone 10 LP             ; Untyped                                      ;
; PORT_CLKENA0                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLKENA1                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLKENA2                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLKENA3                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLKENA4                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLKENA5                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY         ; Untyped                                      ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY         ; Untyped                                      ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY         ; Untyped                                      ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY         ; Untyped                                      ;
; PORT_EXTCLK0                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_EXTCLK1                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_EXTCLK2                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_EXTCLK3                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLKBAD0                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLKBAD1                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLK0                     ; PORT_USED                 ; Untyped                                      ;
; PORT_CLK1                     ; PORT_USED                 ; Untyped                                      ;
; PORT_CLK2                     ; PORT_USED                 ; Untyped                                      ;
; PORT_CLK3                     ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLK4                     ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLK5                     ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLK6                     ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLK7                     ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLK8                     ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLK9                     ; PORT_UNUSED               ; Untyped                                      ;
; PORT_SCANDATA                 ; PORT_UNUSED               ; Untyped                                      ;
; PORT_SCANDATAOUT              ; PORT_UNUSED               ; Untyped                                      ;
; PORT_SCANDONE                 ; PORT_UNUSED               ; Untyped                                      ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY         ; Untyped                                      ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY         ; Untyped                                      ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLKLOSS                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_INCLK1                   ; PORT_UNUSED               ; Untyped                                      ;
; PORT_INCLK0                   ; PORT_USED                 ; Untyped                                      ;
; PORT_FBIN                     ; PORT_UNUSED               ; Untyped                                      ;
; PORT_PLLENA                   ; PORT_UNUSED               ; Untyped                                      ;
; PORT_CLKSWITCH                ; PORT_UNUSED               ; Untyped                                      ;
; PORT_ARESET                   ; PORT_USED                 ; Untyped                                      ;
; PORT_PFDENA                   ; PORT_UNUSED               ; Untyped                                      ;
; PORT_SCANCLK                  ; PORT_UNUSED               ; Untyped                                      ;
; PORT_SCANACLR                 ; PORT_UNUSED               ; Untyped                                      ;
; PORT_SCANREAD                 ; PORT_UNUSED               ; Untyped                                      ;
; PORT_SCANWRITE                ; PORT_UNUSED               ; Untyped                                      ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY         ; Untyped                                      ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY         ; Untyped                                      ;
; PORT_LOCKED                   ; PORT_USED                 ; Untyped                                      ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED               ; Untyped                                      ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY         ; Untyped                                      ;
; PORT_PHASEDONE                ; PORT_UNUSED               ; Untyped                                      ;
; PORT_PHASESTEP                ; PORT_UNUSED               ; Untyped                                      ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED               ; Untyped                                      ;
; PORT_SCANCLKENA               ; PORT_UNUSED               ; Untyped                                      ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED               ; Untyped                                      ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY         ; Untyped                                      ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY         ; Untyped                                      ;
; M_TEST_SOURCE                 ; 5                         ; Untyped                                      ;
; C0_TEST_SOURCE                ; 5                         ; Untyped                                      ;
; C1_TEST_SOURCE                ; 5                         ; Untyped                                      ;
; C2_TEST_SOURCE                ; 5                         ; Untyped                                      ;
; C3_TEST_SOURCE                ; 5                         ; Untyped                                      ;
; C4_TEST_SOURCE                ; 5                         ; Untyped                                      ;
; C5_TEST_SOURCE                ; 5                         ; Untyped                                      ;
; C6_TEST_SOURCE                ; 5                         ; Untyped                                      ;
; C7_TEST_SOURCE                ; 5                         ; Untyped                                      ;
; C8_TEST_SOURCE                ; 5                         ; Untyped                                      ;
; C9_TEST_SOURCE                ; 5                         ; Untyped                                      ;
; CBXI_PARAMETER                ; pll_pal_altpll            ; Untyped                                      ;
; VCO_FREQUENCY_CONTROL         ; AUTO                      ; Untyped                                      ;
; VCO_PHASE_SHIFT_STEP          ; 0                         ; Untyped                                      ;
; WIDTH_CLOCK                   ; 5                         ; Signed Integer                               ;
; WIDTH_PHASECOUNTERSELECT      ; 4                         ; Untyped                                      ;
; USING_FBMIMICBIDIR_PORT       ; OFF                       ; Untyped                                      ;
; DEVICE_FAMILY                 ; Cyclone 10 LP             ; Untyped                                      ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                    ; Untyped                                      ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                       ; Untyped                                      ;
; AUTO_CARRY_CHAINS             ; ON                        ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS          ; OFF                       ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS           ; ON                        ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS        ; OFF                       ; IGNORE_CASCADE                               ;
+-------------------------------+---------------------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1 ;
+----------------+-------+---------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                ;
+----------------+-------+---------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                      ;
; video_bits     ; 8     ; Signed Integer                                                      ;
; palette        ; 0     ; Signed Integer                                                      ;
; internal_rom   ; 0     ; Signed Integer                                                      ;
; internal_ram   ; 0     ; Signed Integer                                                      ;
; low_memory     ; 0     ; Signed Integer                                                      ;
; stereo         ; 1     ; Signed Integer                                                      ;
; covox          ; 1     ; Signed Integer                                                      ;
+----------------+-------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0 ;
+----------------+----------+---------------------------------------------------------------------------------------+
; Parameter Name ; Value    ; Type                                                                                  ;
+----------------+----------+---------------------------------------------------------------------------------------+
; cycle_length   ; 32       ; Signed Integer                                                                        ;
; line_length    ; 114      ; Signed Integer                                                                        ;
; min_lines      ; 0        ; Signed Integer                                                                        ;
; max_lines      ; 227      ; Signed Integer                                                                        ;
; reverse        ; 1        ; Signed Integer                                                                        ;
; force_to       ; 01100100 ; Unsigned Binary                                                                       ;
+----------------+----------+---------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; count          ; 101   ; Signed Integer                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1 ;
+----------------+----------+---------------------------------------------------------------------------------------+
; Parameter Name ; Value    ; Type                                                                                  ;
+----------------+----------+---------------------------------------------------------------------------------------+
; cycle_length   ; 32       ; Signed Integer                                                                        ;
; line_length    ; 114      ; Signed Integer                                                                        ;
; min_lines      ; 0        ; Signed Integer                                                                        ;
; max_lines      ; 227      ; Signed Integer                                                                        ;
; reverse        ; 1        ; Signed Integer                                                                        ;
; force_to       ; 01100100 ; Unsigned Binary                                                                       ;
+----------------+----------+---------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:enable_179_clock_div ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1|enable_divider:pot_clock_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; count          ; 101   ; Signed Integer                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2 ;
+----------------+----------+---------------------------------------------------------------------------------------+
; Parameter Name ; Value    ; Type                                                                                  ;
+----------------+----------+---------------------------------------------------------------------------------------+
; cycle_length   ; 32       ; Signed Integer                                                                        ;
; line_length    ; 114      ; Signed Integer                                                                        ;
; min_lines      ; 0        ; Signed Integer                                                                        ;
; max_lines      ; 227      ; Signed Integer                                                                        ;
; reverse        ; 1        ; Signed Integer                                                                        ;
; force_to       ; 01100100 ; Unsigned Binary                                                                       ;
+----------------+----------+---------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:enable_179_clock_div ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2|enable_divider:pot_clock_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; count          ; 101   ; Signed Integer                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3 ;
+----------------+----------+---------------------------------------------------------------------------------------+
; Parameter Name ; Value    ; Type                                                                                  ;
+----------------+----------+---------------------------------------------------------------------------------------+
; cycle_length   ; 32       ; Signed Integer                                                                        ;
; line_length    ; 114      ; Signed Integer                                                                        ;
; min_lines      ; 0        ; Signed Integer                                                                        ;
; max_lines      ; 227      ; Signed Integer                                                                        ;
; reverse        ; 1        ; Signed Integer                                                                        ;
; force_to       ; 01100100 ; Unsigned Binary                                                                       ;
+----------------+----------+---------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:enable_179_clock_div ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                         ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3|enable_divider:pot_clock_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
; count          ; 101   ; Signed Integer                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|internalromram:internalromram1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; internal_rom   ; 0     ; Signed Integer                                                                                     ;
; internal_ram   ; 0     ; Signed Integer                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl ;
+----------------+-------+---------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                                              ;
; video_bits     ; 8     ; Signed Integer                                                                              ;
; palette        ; 0     ; Signed Integer                                                                              ;
; low_memory     ; 0     ; Signed Integer                                                                              ;
; stereo         ; 1     ; Signed Integer                                                                              ;
; sid            ; 0     ; Signed Integer                                                                              ;
; covox          ; 1     ; Signed Integer                                                                              ;
; internal_ram   ; 0     ; Signed Integer                                                                              ;
; freezer_debug  ; 0     ; Signed Integer                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                                                        ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 31    ; Signed Integer                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; enable_jam     ; true  ; Enumerated                                                                                                                      ;
; pipelineopcode ; false ; Enumerated                                                                                                                      ;
; pipelinealumux ; false ; Enumerated                                                                                                                      ;
; pipelinealuout ; false ; Enumerated                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------+
; cycle_length   ; 32    ; Signed Integer                                                                                           ;
+----------------+-------+----------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; store_width    ; 16    ; Signed Integer                                                                                                                                   ;
; count_width    ; 12    ; Signed Integer                                                                                                                                   ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; store_width    ; 16    ; Signed Integer                                                                                                                                    ;
; count_width    ; 10    ; Signed Integer                                                                                                                                    ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 8     ; Signed Integer                                                                                                                                    ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 4     ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 4     ; Signed Integer                                                                                                                                      ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 1     ; Signed Integer                                                                                                                       ;
; width          ; 2     ; Signed Integer                                                                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; address_width  ; 8     ; Signed Integer                                                                                                                       ;
; space          ; 192   ; Signed Integer                                                                                                                       ;
; data_width     ; 8     ; Signed Integer                                                                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 1     ; Signed Integer                                                                                                                        ;
; width          ; 4     ; Signed Integer                                                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                        ;
; width          ; 7     ; Signed Integer                                                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|latch_delay_line:wsync_delay ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 1     ; Signed Integer                                                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2 ;
+----------------------+-------+----------------------------------------------------------------------------------------------------------------+
; Parameter Name       ; Value ; Type                                                                                                           ;
+----------------------+-------+----------------------------------------------------------------------------------------------------------------+
; custom_keyboard_scan ; 0     ; Signed Integer                                                                                                 ;
+----------------------+-------+----------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|complete_address_decoder:decode_addr1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                       ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                             ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                             ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                                   ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                             ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                                   ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                             ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                                   ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                             ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                                   ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:twotone_del ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                                    ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:stimer_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                        ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 28    ; Signed Integer                                                                                                                                              ;
; resetcount     ; 6     ; Signed Integer                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                        ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 114   ; Signed Integer                                                                                                                                              ;
; resetcount     ; 33    ; Signed Integer                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|complete_address_decoder:decode_addr1 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 2     ; Signed Integer                                                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                             ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; low_memory     ; 0     ; Signed Integer                                                                                                   ;
; system         ; 0     ; Signed Integer                                                                                                   ;
; internal_ram   ; 0     ; Signed Integer                                                                                                   ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address_width  ; 7     ; Signed Integer                                                                                                                                                       ;
; space          ; 128   ; Signed Integer                                                                                                                                                       ;
; data_width     ; 8     ; Signed Integer                                                                                                                                                       ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1 ;
+----------------------+-------+----------------------------------------------------------------------------------------------------+
; Parameter Name       ; Value ; Type                                                                                               ;
+----------------------+-------+----------------------------------------------------------------------------------------------------+
; custom_keyboard_scan ; 0     ; Signed Integer                                                                                     ;
+----------------------+-------+----------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|latch_delay_line:twotone_del ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|latch_delay_line:stimer_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 28    ; Signed Integer                                                                                                                                  ;
; resetcount     ; 6     ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 114   ; Signed Integer                                                                                                                                  ;
; resetcount     ; 33    ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|complete_address_decoder:decode_addr1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 5     ; Signed Integer                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 8     ; Signed Integer                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; count          ; 15    ; Signed Integer                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; count          ; 15    ; Signed Integer                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; count          ; 8     ; Signed Integer                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 1     ; Signed Integer                                                                                                                          ;
; width          ; 2     ; Signed Integer                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                            ;
; width          ; 2     ; Signed Integer                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                     ;
; width          ; 8     ; Signed Integer                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                               ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; bytes          ; 16    ; Signed Integer                                                                                                     ;
; width          ; 4     ; Signed Integer                                                                                                     ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                               ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; bytes          ; 16    ; Signed Integer                                                                                                     ;
; width          ; 4     ; Signed Integer                                                                                                     ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                             ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; bytes          ; 32    ; Signed Integer                                                                                                   ;
; width          ; 5     ; Signed Integer                                                                                                   ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 5     ; Signed Integer                                                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; bytes          ; 16    ; Signed Integer                                                                                                    ;
; width          ; 4     ; Signed Integer                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                                       ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:\gen_covox_on:covox1|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 2     ; Signed Integer                                                                                                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: sdram_statemachine:sdram_adaptor ;
+----------------+-------+------------------------------------------------------+
; Parameter Name ; Value ; Type                                                 ;
+----------------+-------+------------------------------------------------------+
; address_width  ; 22    ; Signed Integer                                       ;
; row_width      ; 12    ; Signed Integer                                       ;
; ap_bit         ; 10    ; Signed Integer                                       ;
; column_width   ; 8     ; Signed Integer                                       ;
+----------------+-------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1 ;
+----------------+-------+---------------------------------------------------+
; Parameter Name ; Value ; Type                                              ;
+----------------+-------+---------------------------------------------------+
; ps2_enable     ; 1     ; Signed Integer                                    ;
; direct_enable  ; 0     ; Signed Integer                                    ;
+----------------+-------+---------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                           ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------+
; count          ; 256   ; Signed Integer                                                                                                 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu ;
+----------------+-------+---------------------------------+
; Parameter Name ; Value ; Type                            ;
+----------------+-------+---------------------------------+
; platform       ; 1     ; Signed Integer                  ;
; spi_clock_div  ; 16    ; Signed Integer                  ;
; memory         ; 4096  ; Signed Integer                  ;
; usb            ; 0     ; Signed Integer                  ;
; nmhz_clock_div ; 50    ; Signed Integer                  ;
+----------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu ;
+----------------+-------+---------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                      ;
+----------------+-------+---------------------------------------------------------------------------+
; word_size      ; 32    ; Signed Integer                                                            ;
; addr_w         ; 24    ; Signed Integer                                                            ;
; mem_w          ; 16    ; Signed Integer                                                            ;
; d_care_val     ; 'X'   ; Enumerated                                                                ;
; mult_pipe      ; false ; Enumerated                                                                ;
; binop_pipe     ; 0     ; Signed Integer                                                            ;
; ena_level0     ; true  ; Enumerated                                                                ;
; ena_level1     ; true  ; Enumerated                                                                ;
; ena_level2     ; true  ; Enumerated                                                                ;
; ena_lshr       ; true  ; Enumerated                                                                ;
; ena_idle       ; false ; Enumerated                                                                ;
; fast_fetch     ; true  ; Enumerated                                                                ;
+----------------+-------+---------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs ;
+----------------+-------+-------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                        ;
+----------------+-------+-------------------------------------------------------------+
; platform       ; 1     ; Signed Integer                                              ;
; spi_clock_div  ; 16    ; Signed Integer                                              ;
; usb            ; 0     ; Signed Integer                                              ;
; nmhz_clock_div ; 50    ; Signed Integer                                              ;
+----------------+-------+-------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; width          ; 5     ; Signed Integer                                                                                   ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; width          ; 3     ; Signed Integer                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1 ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; slaves         ; 2     ; Signed Integer                                                                     ;
; d_width        ; 8     ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master0 ;
+----------------+----------+---------------------------------------------------------------------------------+
; Parameter Name ; Value    ; Type                                                                            ;
+----------------+----------+---------------------------------------------------------------------------------+
; input_clk      ; 58000000 ; Signed Integer                                                                  ;
; bus_clk        ; 400000   ; Signed Integer                                                                  ;
+----------------+----------+---------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master1 ;
+----------------+----------+---------------------------------------------------------------------------------+
; Parameter Name ; Value    ; Type                                                                            ;
+----------------+----------+---------------------------------------------------------------------------------+
; input_clk      ; 58000000 ; Signed Integer                                                                  ;
; bus_clk        ; 400000   ; Signed Integer                                                                  ;
+----------------+----------+---------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|complete_address_decoder:decode_addr1 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                           ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component ;
+-------------------------+---------------+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Name          ; Value         ; Type                                                                                                                        ;
+-------------------------+---------------+-----------------------------------------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS       ; ON            ; AUTO_CARRY                                                                                                                  ;
; IGNORE_CARRY_BUFFERS    ; OFF           ; IGNORE_CARRY                                                                                                                ;
; AUTO_CASCADE_CHAINS     ; ON            ; AUTO_CASCADE                                                                                                                ;
; IGNORE_CASCADE_BUFFERS  ; OFF           ; IGNORE_CASCADE                                                                                                              ;
; lpm_width               ; 8             ; Signed Integer                                                                                                              ;
; LPM_NUMWORDS            ; 256           ; Signed Integer                                                                                                              ;
; LPM_WIDTHU              ; 8             ; Signed Integer                                                                                                              ;
; LPM_SHOWAHEAD           ; ON            ; Untyped                                                                                                                     ;
; UNDERFLOW_CHECKING      ; ON            ; Untyped                                                                                                                     ;
; OVERFLOW_CHECKING       ; ON            ; Untyped                                                                                                                     ;
; ALLOW_RWCYCLE_WHEN_FULL ; OFF           ; Untyped                                                                                                                     ;
; ADD_RAM_OUTPUT_REGISTER ; OFF           ; Untyped                                                                                                                     ;
; ALMOST_FULL_VALUE       ; 0             ; Untyped                                                                                                                     ;
; ALMOST_EMPTY_VALUE      ; 0             ; Untyped                                                                                                                     ;
; ENABLE_ECC              ; FALSE         ; Untyped                                                                                                                     ;
; USE_EAB                 ; ON            ; Untyped                                                                                                                     ;
; MAXIMIZE_SPEED          ; 5             ; Untyped                                                                                                                     ;
; DEVICE_FAMILY           ; Cyclone 10 LP ; Untyped                                                                                                                     ;
; OPTIMIZE_FOR_SPEED      ; 5             ; Untyped                                                                                                                     ;
; CBXI_PARAMETER          ; scfifo_vh31   ; Untyped                                                                                                                     ;
+-------------------------+---------------+-----------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component ;
+-------------------------+---------------+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Name          ; Value         ; Type                                                                                                                      ;
+-------------------------+---------------+---------------------------------------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS       ; ON            ; AUTO_CARRY                                                                                                                ;
; IGNORE_CARRY_BUFFERS    ; OFF           ; IGNORE_CARRY                                                                                                              ;
; AUTO_CASCADE_CHAINS     ; ON            ; AUTO_CASCADE                                                                                                              ;
; IGNORE_CASCADE_BUFFERS  ; OFF           ; IGNORE_CASCADE                                                                                                            ;
; lpm_width               ; 15            ; Signed Integer                                                                                                            ;
; LPM_NUMWORDS            ; 256           ; Signed Integer                                                                                                            ;
; LPM_WIDTHU              ; 8             ; Signed Integer                                                                                                            ;
; LPM_SHOWAHEAD           ; ON            ; Untyped                                                                                                                   ;
; UNDERFLOW_CHECKING      ; ON            ; Untyped                                                                                                                   ;
; OVERFLOW_CHECKING       ; ON            ; Untyped                                                                                                                   ;
; ALLOW_RWCYCLE_WHEN_FULL ; OFF           ; Untyped                                                                                                                   ;
; ADD_RAM_OUTPUT_REGISTER ; OFF           ; Untyped                                                                                                                   ;
; ALMOST_FULL_VALUE       ; 0             ; Untyped                                                                                                                   ;
; ALMOST_EMPTY_VALUE      ; 0             ; Untyped                                                                                                                   ;
; ENABLE_ECC              ; FALSE         ; Untyped                                                                                                                   ;
; USE_EAB                 ; ON            ; Untyped                                                                                                                   ;
; MAXIMIZE_SPEED          ; 5             ; Untyped                                                                                                                   ;
; DEVICE_FAMILY           ; Cyclone 10 LP ; Untyped                                                                                                                   ;
; OPTIMIZE_FOR_SPEED      ; 5             ; Untyped                                                                                                                   ;
; CBXI_PARAMETER          ; scfifo_dj31   ; Untyped                                                                                                                   ;
+-------------------------+---------------+---------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|complete_address_decoder:decode_addr1 ;
+----------------+-------+-----------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                  ;
+----------------+-------+-----------------------------------------------------------------------+
; width          ; 2     ; Signed Integer                                                        ;
+----------------+-------+-----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24 ;
+----------------+-------+-------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                        ;
+----------------+-------+-------------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                              ;
; space          ; 1024  ; Signed Integer                                              ;
; data_width     ; 8     ; Signed Integer                                              ;
+----------------+-------+-------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16 ;
+----------------+-------+------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                       ;
+----------------+-------+------------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                             ;
; space          ; 1024  ; Signed Integer                                             ;
; data_width     ; 8     ; Signed Integer                                             ;
+----------------+-------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8 ;
+----------------+-------+------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                       ;
+----------------+-------+------------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                             ;
; space          ; 1024  ; Signed Integer                                             ;
; data_width     ; 8     ; Signed Integer                                             ;
+----------------+-------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0 ;
+----------------+-------+-----------------------------------------------------------+
; Parameter Name ; Value ; Type                                                      ;
+----------------+-------+-----------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                            ;
; space          ; 1024  ; Signed Integer                                            ;
; data_width     ; 8     ; Signed Integer                                            ;
+----------------+-------+-----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpu_rom:zpu_rom1|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------------+
; Parameter Name                     ; Value                ; Type                              ;
+------------------------------------+----------------------+-----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                           ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                    ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                           ;
; OPERATION_MODE                     ; ROM                  ; Untyped                           ;
; WIDTH_A                            ; 32                   ; Signed Integer                    ;
; WIDTHAD_A                          ; 13                   ; Signed Integer                    ;
; NUMWORDS_A                         ; 8192                 ; Signed Integer                    ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                           ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                           ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                           ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                           ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                           ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                           ;
; WIDTH_B                            ; 1                    ; Untyped                           ;
; WIDTHAD_B                          ; 1                    ; Untyped                           ;
; NUMWORDS_B                         ; 1                    ; Untyped                           ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                           ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                           ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                           ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                           ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                           ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                           ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                           ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                           ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                           ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                           ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                           ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                    ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                           ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                           ;
; BYTE_SIZE                          ; 8                    ; Untyped                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                           ;
; INIT_FILE                          ; zpu_rom.mif          ; Untyped                           ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                           ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                           ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                           ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                           ;
; ENABLE_ECC                         ; FALSE                ; Untyped                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                           ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                           ;
; DEVICE_FAMILY                      ; Cyclone 10 LP        ; Untyped                           ;
; CBXI_PARAMETER                     ; altsyncram_a7a1      ; Untyped                           ;
+------------------------------------+----------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: enable_divider:enable_179_clock_div_zpu_pokey ;
+----------------+-------+-------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                              ;
+----------------+-------+-------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                    ;
+----------------+-------+-------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: scandoubler:scandoubler1 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; video_bits     ; 5     ; Signed Integer                               ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: scandoubler:scandoubler1|delay_line:hsync_delay ;
+----------------+-------+---------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                ;
+----------------+-------+---------------------------------------------------------------------+
; count          ; 128   ; Signed Integer                                                      ;
+----------------+-------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: enable_divider:my10khz ;
+----------------+-------+--------------------------------------------+
; Parameter Name ; Value ; Type                                       ;
+----------------+-------+--------------------------------------------+
; count          ; 5700  ; Signed Integer                             ;
+----------------+-------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: enable_divider:my10hz ;
+----------------+-------+-------------------------------------------+
; Parameter Name ; Value ; Type                                      ;
+----------------+-------+-------------------------------------------+
; count          ; 1000  ; Signed Integer                            ;
+----------------+-------+-------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: chameleon_1mhz:my1Mhz ;
+--------------------+-------+---------------------------------------+
; Parameter Name     ; Value ; Type                                  ;
+--------------------+-------+---------------------------------------+
; clk_ticks_per_usec ; 113   ; Signed Integer                        ;
+--------------------+-------+---------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: chameleon2_io:chameleon_io_inst ;
+------------------------+-------+---------------------------------------------+
; Parameter Name         ; Value ; Type                                        ;
+------------------------+-------+---------------------------------------------+
; enable_docking_station ; true  ; Enumerated                                  ;
; enable_cdtv_remote     ; false ; Enumerated                                  ;
; enable_c64_joykeyb     ; true  ; Enumerated                                  ;
; enable_c64_4player     ; true  ; Enumerated                                  ;
+------------------------+-------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: chameleon2_io:chameleon_io_inst|chameleon_phi_clock:phiInstance ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; phase_shift    ; 8     ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
; enable_4player ; true  ; Enumerated                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------+
; Parameter Settings for User Entity Instance: chameleon_usb:usb ;
+----------------------+-------+---------------------------------+
; Parameter Name       ; Value ; Type                            ;
+----------------------+-------+---------------------------------+
; remote_reset_enabled ; false ; Enumerated                      ;
+----------------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: chameleon_usb:usb|gen_usart:myUsart ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; bits           ; 9     ; Signed Integer                                          ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+---------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                    ;
+------------------------------------+----------------------+---------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                 ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                              ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                            ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                            ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                          ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                 ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                 ;
; WIDTH_A                            ; 8                    ; Untyped                                                 ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                 ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                 ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                 ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                 ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WIDTH_B                            ; 1                    ; Untyped                                                 ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                 ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                 ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                 ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                 ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                 ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                 ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                 ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                 ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                 ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                 ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                 ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                 ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                 ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                 ;
; DEVICE_FAMILY                      ; Cyclone 10 LP        ; Untyped                                                 ;
; CBXI_PARAMETER                     ; altsyncram_bg41      ; Untyped                                                 ;
+------------------------------------+----------------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+--------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                   ;
+------------------------------------+----------------------+--------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                             ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                           ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                           ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                         ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                ;
; WIDTH_A                            ; 8                    ; Untyped                                                ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WIDTH_B                            ; 1                    ; Untyped                                                ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                ;
; DEVICE_FAMILY                      ; Cyclone 10 LP        ; Untyped                                                ;
; CBXI_PARAMETER                     ; altsyncram_bg41      ; Untyped                                                ;
+------------------------------------+----------------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+--------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                   ;
+------------------------------------+----------------------+--------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                             ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                           ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                           ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                         ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                ;
; WIDTH_A                            ; 8                    ; Untyped                                                ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WIDTH_B                            ; 1                    ; Untyped                                                ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                ;
; DEVICE_FAMILY                      ; Cyclone 10 LP        ; Untyped                                                ;
; CBXI_PARAMETER                     ; altsyncram_bg41      ; Untyped                                                ;
+------------------------------------+----------------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+-------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                  ;
+------------------------------------+----------------------+-------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                               ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                            ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                          ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                          ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                        ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                               ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                               ;
; WIDTH_A                            ; 8                    ; Untyped                                               ;
; WIDTHAD_A                          ; 10                   ; Untyped                                               ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                               ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                               ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                               ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                               ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                               ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                               ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                               ;
; WIDTH_B                            ; 1                    ; Untyped                                               ;
; WIDTHAD_B                          ; 1                    ; Untyped                                               ;
; NUMWORDS_B                         ; 1                    ; Untyped                                               ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                               ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                               ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                               ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                               ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                               ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                               ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                               ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                               ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                               ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                               ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                               ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                               ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                               ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                               ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                               ;
; BYTE_SIZE                          ; 8                    ; Untyped                                               ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                               ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                               ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                               ;
; INIT_FILE                          ; UNUSED               ; Untyped                                               ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                               ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                               ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                               ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                               ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                               ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                               ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                               ;
; DEVICE_FAMILY                      ; Cyclone 10 LP        ; Untyped                                               ;
; CBXI_PARAMETER                     ; altsyncram_bg41      ; Untyped                                               ;
+------------------------------------+----------------------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                                                                                                             ;
+------------------------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                                                                                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                                                                                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                                                                                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                                                                                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                                                                                                                   ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                                                                                                                          ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                                                                                                                          ;
; WIDTH_A                            ; 8                    ; Untyped                                                                                                                                                          ;
; WIDTHAD_A                          ; 7                    ; Untyped                                                                                                                                                          ;
; NUMWORDS_A                         ; 128                  ; Untyped                                                                                                                                                          ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                                                                                                                          ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                          ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                                                                                                                          ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                                                                                                                          ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                                                          ;
; WIDTH_B                            ; 1                    ; Untyped                                                                                                                                                          ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                                                                                                                          ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                                                                                                                          ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                                                                                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                                                                                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                                                                                                                          ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                                                                                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                                                                                                                          ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                                                                                                                          ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                                                                                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                                                          ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                          ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                                                          ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                                                          ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                                                                                                                          ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                                                                                                                          ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                                                                                                                          ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                                                                                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                                                                                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                                                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                                                                                          ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                                                                                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                                                                                                                          ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                                                          ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                                                                                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                                                                                                                          ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                                                                                                                          ;
; DEVICE_FAMILY                      ; Cyclone 10 LP        ; Untyped                                                                                                                                                          ;
; CBXI_PARAMETER                     ; altsyncram_ld41      ; Untyped                                                                                                                                                          ;
+------------------------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                             ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                          ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                        ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                        ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                      ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                             ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                             ;
; WIDTH_A                            ; 8                    ; Untyped                                                             ;
; WIDTHAD_A                          ; 11                   ; Untyped                                                             ;
; NUMWORDS_A                         ; 1825                 ; Untyped                                                             ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                             ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                             ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                             ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; WIDTH_B                            ; 1                    ; Untyped                                                             ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                             ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                             ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                             ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                             ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                             ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                             ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                             ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                             ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                             ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                             ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                             ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                             ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                             ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                             ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_PORT_A      ; OLD_DATA             ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                             ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                             ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                             ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                             ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                             ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                             ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                             ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                             ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                             ;
; DEVICE_FAMILY                      ; Cyclone 10 LP        ; Untyped                                                             ;
; CBXI_PARAMETER                     ; altsyncram_4f81      ; Untyped                                                             ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                             ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                          ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                        ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                        ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                      ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                             ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                             ;
; WIDTH_A                            ; 8                    ; Untyped                                                             ;
; WIDTHAD_A                          ; 11                   ; Untyped                                                             ;
; NUMWORDS_A                         ; 1825                 ; Untyped                                                             ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                             ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                             ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                             ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                             ;
; WIDTH_B                            ; 1                    ; Untyped                                                             ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                             ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                             ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                             ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                             ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                             ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                             ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                             ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                             ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                             ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                             ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                             ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                             ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                             ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                             ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                             ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_PORT_A      ; OLD_DATA             ; Untyped                                                             ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                             ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                             ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                             ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                             ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                             ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                             ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                             ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                             ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                             ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                             ;
; DEVICE_FAMILY                      ; Cyclone 10 LP        ; Untyped                                                             ;
; CBXI_PARAMETER                     ; altsyncram_4f81      ; Untyped                                                             ;
+------------------------------------+----------------------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                                                                             ;
+------------------------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                                                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                                                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                                                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                                                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                                                                                   ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                                                                                          ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                                                                                          ;
; WIDTH_A                            ; 8                    ; Untyped                                                                                                                          ;
; WIDTHAD_A                          ; 8                    ; Untyped                                                                                                                          ;
; NUMWORDS_A                         ; 192                  ; Untyped                                                                                                                          ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                                                                                          ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                                                                                          ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                                                                                          ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                                                                                          ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                                                                                          ;
; WIDTH_B                            ; 1                    ; Untyped                                                                                                                          ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                                                                                          ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                                                                                          ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                                                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                                                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                                                                                          ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                                                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                                                                                          ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                                                                                          ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                                                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                          ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                                                                                          ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                                                                          ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                                                                                          ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                                                                                          ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                                                                                          ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                                                                                          ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                                                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                                                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                                                                          ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                                                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                                                                                          ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                                                                                          ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                                                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                                                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                                                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                                                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                                                                                          ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                                                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                                                                                          ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                                                                                          ;
; DEVICE_FAMILY                      ; Cyclone 10 LP        ; Untyped                                                                                                                          ;
; CBXI_PARAMETER                     ; altsyncram_nd41      ; Untyped                                                                                                                          ;
+------------------------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|gtia_palette:palette4|altsyncram:Mux4_rtl_0 ;
+------------------------------------+----------------------------------------------+-----------------------------------+
; Parameter Name                     ; Value                                        ; Type                              ;
+------------------------------------+----------------------------------------------+-----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                                            ; Untyped                           ;
; AUTO_CARRY_CHAINS                  ; ON                                           ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                                          ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS                ; ON                                           ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                                          ; IGNORE_CASCADE                    ;
; WIDTH_BYTEENA                      ; 1                                            ; Untyped                           ;
; OPERATION_MODE                     ; ROM                                          ; Untyped                           ;
; WIDTH_A                            ; 30                                           ; Untyped                           ;
; WIDTHAD_A                          ; 8                                            ; Untyped                           ;
; NUMWORDS_A                         ; 256                                          ; Untyped                           ;
; OUTDATA_REG_A                      ; UNREGISTERED                                 ; Untyped                           ;
; ADDRESS_ACLR_A                     ; NONE                                         ; Untyped                           ;
; OUTDATA_ACLR_A                     ; NONE                                         ; Untyped                           ;
; WRCONTROL_ACLR_A                   ; NONE                                         ; Untyped                           ;
; INDATA_ACLR_A                      ; NONE                                         ; Untyped                           ;
; BYTEENA_ACLR_A                     ; NONE                                         ; Untyped                           ;
; WIDTH_B                            ; 1                                            ; Untyped                           ;
; WIDTHAD_B                          ; 1                                            ; Untyped                           ;
; NUMWORDS_B                         ; 1                                            ; Untyped                           ;
; INDATA_REG_B                       ; CLOCK1                                       ; Untyped                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                                       ; Untyped                           ;
; RDCONTROL_REG_B                    ; CLOCK1                                       ; Untyped                           ;
; ADDRESS_REG_B                      ; CLOCK1                                       ; Untyped                           ;
; OUTDATA_REG_B                      ; UNREGISTERED                                 ; Untyped                           ;
; BYTEENA_REG_B                      ; CLOCK1                                       ; Untyped                           ;
; INDATA_ACLR_B                      ; NONE                                         ; Untyped                           ;
; WRCONTROL_ACLR_B                   ; NONE                                         ; Untyped                           ;
; ADDRESS_ACLR_B                     ; NONE                                         ; Untyped                           ;
; OUTDATA_ACLR_B                     ; NONE                                         ; Untyped                           ;
; RDCONTROL_ACLR_B                   ; NONE                                         ; Untyped                           ;
; BYTEENA_ACLR_B                     ; NONE                                         ; Untyped                           ;
; WIDTH_BYTEENA_A                    ; 1                                            ; Untyped                           ;
; WIDTH_BYTEENA_B                    ; 1                                            ; Untyped                           ;
; RAM_BLOCK_TYPE                     ; AUTO                                         ; Untyped                           ;
; BYTE_SIZE                          ; 8                                            ; Untyped                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                    ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ                         ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ                         ; Untyped                           ;
; INIT_FILE                          ; atari800core.atari800core_chameleon0.rtl.mif ; Untyped                           ;
; INIT_FILE_LAYOUT                   ; PORT_A                                       ; Untyped                           ;
; MAXIMUM_DEPTH                      ; 0                                            ; Untyped                           ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                                       ; Untyped                           ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                                       ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                                       ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                                       ; Untyped                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                              ; Untyped                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                              ; Untyped                           ;
; ENABLE_ECC                         ; FALSE                                        ; Untyped                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                                        ; Untyped                           ;
; WIDTH_ECCSTATUS                    ; 3                                            ; Untyped                           ;
; DEVICE_FAMILY                      ; Cyclone 10 LP                                ; Untyped                           ;
; CBXI_PARAMETER                     ; altsyncram_ab11                              ; Untyped                           ;
+------------------------------------+----------------------------------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0 ;
+----------------+----------------+----------------------------------------------------------------------------------------------+
; Parameter Name ; Value          ; Type                                                                                         ;
+----------------+----------------+----------------------------------------------------------------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                                                                      ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                                                                      ;
; TAP_DISTANCE   ; 128            ; Untyped                                                                                      ;
; WIDTH          ; 1              ; Untyped                                                                                      ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                                                                      ;
; CBXI_PARAMETER ; shift_taps_plm ; Untyped                                                                                      ;
+----------------+----------------+----------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0 ;
+----------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value          ; Type                                                                                                                                                         ;
+----------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; WIDTH_BYTEENA  ; 1              ; Untyped                                                                                                                                                      ;
; NUMBER_OF_TAPS ; 1              ; Untyped                                                                                                                                                      ;
; TAP_DISTANCE   ; 3              ; Untyped                                                                                                                                                      ;
; WIDTH          ; 64             ; Untyped                                                                                                                                                      ;
; POWER_UP_STATE ; CLEARED        ; Untyped                                                                                                                                                      ;
; CBXI_PARAMETER ; shift_taps_n5n ; Untyped                                                                                                                                                      ;
+----------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0 ;
+------------------------------------------------+---------------+------------------------------------------------------+
; Parameter Name                                 ; Value         ; Type                                                 ;
+------------------------------------------------+---------------+------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON            ; AUTO_CARRY                                           ;
; IGNORE_CARRY_BUFFERS                           ; OFF           ; IGNORE_CARRY                                         ;
; AUTO_CASCADE_CHAINS                            ; ON            ; AUTO_CASCADE                                         ;
; IGNORE_CASCADE_BUFFERS                         ; OFF           ; IGNORE_CASCADE                                       ;
; LPM_WIDTHA                                     ; 32            ; Untyped                                              ;
; LPM_WIDTHB                                     ; 32            ; Untyped                                              ;
; LPM_WIDTHP                                     ; 64            ; Untyped                                              ;
; LPM_WIDTHR                                     ; 64            ; Untyped                                              ;
; LPM_WIDTHS                                     ; 1             ; Untyped                                              ;
; LPM_REPRESENTATION                             ; UNSIGNED      ; Untyped                                              ;
; LPM_PIPELINE                                   ; 0             ; Untyped                                              ;
; LATENCY                                        ; 0             ; Untyped                                              ;
; INPUT_A_IS_CONSTANT                            ; NO            ; Untyped                                              ;
; INPUT_B_IS_CONSTANT                            ; NO            ; Untyped                                              ;
; USE_EAB                                        ; OFF           ; Untyped                                              ;
; MAXIMIZE_SPEED                                 ; 5             ; Untyped                                              ;
; DEVICE_FAMILY                                  ; Cyclone 10 LP ; Untyped                                              ;
; CARRY_CHAIN                                    ; MANUAL        ; Untyped                                              ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT           ; TECH_MAPPER_APEX20K                                  ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO          ; Untyped                                              ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0             ; Untyped                                              ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0             ; Untyped                                              ;
; CBXI_PARAMETER                                 ; mult_0dt      ; Untyped                                              ;
; INPUT_A_FIXED_VALUE                            ; Bx            ; Untyped                                              ;
; INPUT_B_FIXED_VALUE                            ; Bx            ; Untyped                                              ;
; USE_AHDL_IMPLEMENTATION                        ; OFF           ; Untyped                                              ;
+------------------------------------------------+---------------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0 ;
+------------------------------------------------+---------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                                 ; Value         ; Type                                                                                                                                                           ;
+------------------------------------------------+---------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON            ; AUTO_CARRY                                                                                                                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF           ; IGNORE_CARRY                                                                                                                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON            ; AUTO_CASCADE                                                                                                                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF           ; IGNORE_CASCADE                                                                                                                                                 ;
; LPM_WIDTHA                                     ; 16            ; Untyped                                                                                                                                                        ;
; LPM_WIDTHB                                     ; 6             ; Untyped                                                                                                                                                        ;
; LPM_WIDTHP                                     ; 22            ; Untyped                                                                                                                                                        ;
; LPM_WIDTHR                                     ; 22            ; Untyped                                                                                                                                                        ;
; LPM_WIDTHS                                     ; 1             ; Untyped                                                                                                                                                        ;
; LPM_REPRESENTATION                             ; SIGNED        ; Untyped                                                                                                                                                        ;
; LPM_PIPELINE                                   ; 0             ; Untyped                                                                                                                                                        ;
; LATENCY                                        ; 0             ; Untyped                                                                                                                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO            ; Untyped                                                                                                                                                        ;
; INPUT_B_IS_CONSTANT                            ; NO            ; Untyped                                                                                                                                                        ;
; USE_EAB                                        ; OFF           ; Untyped                                                                                                                                                        ;
; MAXIMIZE_SPEED                                 ; 5             ; Untyped                                                                                                                                                        ;
; DEVICE_FAMILY                                  ; Cyclone 10 LP ; Untyped                                                                                                                                                        ;
; CARRY_CHAIN                                    ; MANUAL        ; Untyped                                                                                                                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT           ; TECH_MAPPER_APEX20K                                                                                                                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO          ; Untyped                                                                                                                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0             ; Untyped                                                                                                                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0             ; Untyped                                                                                                                                                        ;
; CBXI_PARAMETER                                 ; mult_a4t      ; Untyped                                                                                                                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx            ; Untyped                                                                                                                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx            ; Untyped                                                                                                                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF           ; Untyped                                                                                                                                                        ;
+------------------------------------------------+---------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                                                ;
+-------------------------------+-------------------------------------------------------------+
; Name                          ; Value                                                       ;
+-------------------------------+-------------------------------------------------------------+
; Number of entity instances    ; 1                                                           ;
; Entity Instance               ; pll_pal:\gen_pal_pll:chameleon_pll2|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                                      ;
;     -- PLL_TYPE               ; AUTO                                                        ;
;     -- PRIMARY_CLOCK          ; INCLK0                                                      ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                                       ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                                           ;
;     -- VCO_MULTIPLY_BY        ; 0                                                           ;
;     -- VCO_DIVIDE_BY          ; 0                                                           ;
+-------------------------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; scfifo Parameter Settings by Entity Instance                                                                                                          ;
+----------------------------+--------------------------------------------------------------------------------------------------------------------------+
; Name                       ; Value                                                                                                                    ;
+----------------------------+--------------------------------------------------------------------------------------------------------------------------+
; Number of entity instances ; 2                                                                                                                        ;
; Entity Instance            ; zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component ;
;     -- FIFO Type           ; Single Clock                                                                                                             ;
;     -- lpm_width           ; 8                                                                                                                        ;
;     -- LPM_NUMWORDS        ; 256                                                                                                                      ;
;     -- LPM_SHOWAHEAD       ; ON                                                                                                                       ;
;     -- USE_EAB             ; ON                                                                                                                       ;
; Entity Instance            ; zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component   ;
;     -- FIFO Type           ; Single Clock                                                                                                             ;
;     -- lpm_width           ; 15                                                                                                                       ;
;     -- LPM_NUMWORDS        ; 256                                                                                                                      ;
;     -- LPM_SHOWAHEAD       ; ON                                                                                                                       ;
;     -- USE_EAB             ; ON                                                                                                                       ;
+----------------------------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                                                                                                                                        ;
+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                      ; Value                                                                                                                                                                       ;
+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Number of entity instances                ; 10                                                                                                                                                                          ;
; Entity Instance                           ; zpu_rom:zpu_rom1|altsyncram:altsyncram_component                                                                                                                            ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                         ;
;     -- WIDTH_A                            ; 32                                                                                                                                                                          ;
;     -- NUMWORDS_A                         ; 8192                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0                                                                                                          ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0                                                                                                           ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0                                                                                                           ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0                                                                                                            ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0 ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 128                                                                                                                                                                         ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0                                                                                              ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1825                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; scandoubler:scandoubler1|scandouble_ram_infer:linea|altsyncram:ram_block_rtl_0                                                                                              ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 1825                                                                                                                                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1|altsyncram:ram_block_rtl_0                                 ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                                                                                 ;
;     -- WIDTH_A                            ; 8                                                                                                                                                                           ;
;     -- NUMWORDS_A                         ; 192                                                                                                                                                                         ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
; Entity Instance                           ; scandoubler:scandoubler1|gtia_palette:palette4|altsyncram:Mux4_rtl_0                                                                                                        ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                                                                         ;
;     -- WIDTH_A                            ; 30                                                                                                                                                                          ;
;     -- NUMWORDS_A                         ; 256                                                                                                                                                                         ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                                                                                                           ;
;     -- NUMWORDS_B                         ; 1                                                                                                                                                                           ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                                                                                ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                                                                                   ;
+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altshift_taps Parameter Settings by Entity Instance                                                                                                                        ;
+----------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Name                       ; Value                                                                                                                                         ;
+----------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Number of entity instances ; 2                                                                                                                                             ;
; Entity Instance            ; scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0                                                                 ;
;     -- NUMBER_OF_TAPS      ; 1                                                                                                                                             ;
;     -- TAP_DISTANCE        ; 128                                                                                                                                           ;
;     -- WIDTH               ; 1                                                                                                                                             ;
; Entity Instance            ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0 ;
;     -- NUMBER_OF_TAPS      ; 1                                                                                                                                             ;
;     -- TAP_DISTANCE        ; 3                                                                                                                                             ;
;     -- WIDTH               ; 64                                                                                                                                            ;
+----------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                                                                                                                                                         ;
+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                  ; Value                                                                                                                                                                          ;
+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Number of entity instances            ; 2                                                                                                                                                                              ;
; Entity Instance                       ; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0                                                                                                           ;
;     -- LPM_WIDTHA                     ; 32                                                                                                                                                                             ;
;     -- LPM_WIDTHB                     ; 32                                                                                                                                                                             ;
;     -- LPM_WIDTHP                     ; 64                                                                                                                                                                             ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                                                                                                                                       ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                                                                                             ;
;     -- USE_EAB                        ; OFF                                                                                                                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                                                                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                                                                                             ;
; Entity Instance                       ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                                                                                                                                                             ;
;     -- LPM_WIDTHB                     ; 6                                                                                                                                                                              ;
;     -- LPM_WIDTHP                     ; 22                                                                                                                                                                             ;
;     -- LPM_REPRESENTATION             ; SIGNED                                                                                                                                                                         ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                                                                                                                             ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                                                                                                                             ;
;     -- USE_EAB                        ; OFF                                                                                                                                                                            ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                                                                                                                           ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                                                                                                                             ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                                                                                                                             ;
+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon_usb:usb"                                                                                  ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; req                  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ack                  ; Input  ; Info     ; Stuck at GND                                                                        ;
; we                   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; a                    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; d                    ; Input  ; Info     ; Stuck at GND                                                                        ;
; q                    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; reconfig_slot        ; Input  ; Info     ; Stuck at GND                                                                        ;
; serial_debug_trigger ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; serial_debug_data    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; remote_reset         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon2_io_shiftreg:io_shiftreg_inst" ;
+------------------+-------+----------+-------------------------------+
; Port             ; Type  ; Severity ; Details                       ;
+------------------+-------+----------+-------------------------------+
; reset_c64        ; Input ; Info     ; Stuck at GND                  ;
; reset_iec        ; Input ; Info     ; Stuck at GND                  ;
; ps2_mouse_clk    ; Input ; Info     ; Stuck at VCC                  ;
; ps2_mouse_dat    ; Input ; Info     ; Stuck at VCC                  ;
; ps2_keyboard_clk ; Input ; Info     ; Stuck at VCC                  ;
; ps2_keyboard_dat ; Input ; Info     ; Stuck at VCC                  ;
; led_green        ; Input ; Info     ; Stuck at VCC                  ;
+------------------+-------+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon2_io:chameleon_io_inst|chameleon_docking_station:\genDockingStation:myDockingStation" ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                             ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; irq_q           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; amiga_power_led ; Input  ; Info     ; Stuck at GND                                                                        ;
; amiga_drive_led ; Input  ; Info     ; Stuck at GND                                                                        ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon2_io:chameleon_io_inst|chameleon_phi_clock:phiInstance"                         ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; philength ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phihalf   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phiend    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon2_io:chameleon_io_inst"                                                                ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; no_clock         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; docking_station  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_out          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_cnt          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_end_0        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_end_1        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_post_1       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_post_2       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_post_3       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; phi_post_4       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; c64_vicii_data   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; c64_cs           ; Input  ; Info     ; Stuck at GND                                                                        ;
; c64_cs_roms      ; Input  ; Info     ; Stuck at GND                                                                        ;
; c64_cs_vicii     ; Input  ; Info     ; Stuck at GND                                                                        ;
; c64_cs_clockport ; Input  ; Info     ; Stuck at GND                                                                        ;
; c64_we           ; Input  ; Info     ; Stuck at GND                                                                        ;
; c64_a            ; Input  ; Info     ; Stuck at GND                                                                        ;
; c64_d            ; Input  ; Info     ; Stuck at VCC                                                                        ;
; c64_q            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; joystick1[5]     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; joystick2[5]     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; joystick3[5]     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; joystick4[5]     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; restore_key_n    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; amiga_reset_n    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; amiga_trigger    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; amiga_scancode   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon_cdtv_remote:myIr"                                                                  ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+
; Port          ; Type   ; Severity ; Details                                                                             ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+
; trigger       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_5         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_6         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_7         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_8         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_9         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_0         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_enter     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_vol_up    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; key_vol_dn    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; joystick_a[5] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; joystick_b[5] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; debug_code    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon_1khz:my1Khz"                                                                  ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; ena_1khz ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "chameleon_1mhz:my1Mhz"                                                                    ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; ena_1mhz_2 ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------+
; Port Connectivity Checks: "enable_divider:my10khz" ;
+-----------+-------+----------+---------------------+
; Port      ; Type  ; Severity ; Details             ;
+-----------+-------+----------+---------------------+
; enable_in ; Input ; Info     ; Stuck at VCC        ;
+-----------+-------+----------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "scandoubler:scandoubler1|gtia_palette:palette4"                                             ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; Port         ; Type   ; Severity ; Details                                                                             ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; r_next[2..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; g_next[2..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; b_next[2..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Port Connectivity Checks: "scandoubler:scandoubler1|delay_line:hsync_delay" ;
+------------+-------+----------+---------------------------------------------+
; Port       ; Type  ; Severity ; Details                                     ;
+------------+-------+----------+---------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                ;
+------------+-------+----------+---------------------------------------------+


+------------------------------------------------------+
; Port Connectivity Checks: "scandoubler:scandoubler1" ;
+----------------+-------+----------+------------------+
; Port           ; Type  ; Severity ; Details          ;
+----------------+-------+----------+------------------+
; doubled_enable ; Input ; Info     ; Stuck at VCC     ;
+----------------+-------+----------+------------------+


+---------------------------------------------------------------------------+
; Port Connectivity Checks: "enable_divider:enable_179_clock_div_zpu_pokey" ;
+-----------+-------+----------+--------------------------------------------+
; Port      ; Type  ; Severity ; Details                                    ;
+-----------+-------+----------+--------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                               ;
+-----------+-------+----------+--------------------------------------------+


+-------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|generic_ram_infer:ram_7_0" ;
+---------+-------+----------+--------------------------------------+
; Port    ; Type  ; Severity ; Details                              ;
+---------+-------+----------+--------------------------------------+
; reset_n ; Input ; Info     ; Stuck at VCC                         ;
+---------+-------+----------+--------------------------------------+


+--------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|generic_ram_infer:ram_15_8" ;
+---------+-------+----------+---------------------------------------+
; Port    ; Type  ; Severity ; Details                               ;
+---------+-------+----------+---------------------------------------+
; reset_n ; Input ; Info     ; Stuck at VCC                          ;
+---------+-------+----------+---------------------------------------+


+--------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|generic_ram_infer:ram23_16" ;
+---------+-------+----------+---------------------------------------+
; Port    ; Type  ; Severity ; Details                               ;
+---------+-------+----------+---------------------------------------+
; reset_n ; Input ; Info     ; Stuck at VCC                          ;
+---------+-------+----------+---------------------------------------+


+---------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|generic_ram_infer:ram_31_24" ;
+---------+-------+----------+----------------------------------------+
; Port    ; Type  ; Severity ; Details                                ;
+---------+-------+----------+----------------------------------------+
; reset_n ; Input ; Info     ; Stuck at VCC                           ;
+---------+-------+----------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|complete_address_decoder:decode_addr1" ;
+---------------------+--------+----------+----------------------------------------------------------------------------------------------+
; Port                ; Type   ; Severity ; Details                                                                                      ;
+---------------------+--------+----------+----------------------------------------------------------------------------------------------+
; addr_decoded[15..6] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.          ;
+---------------------+--------+----------+----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1"                               ;
+----------------+--------+----------+-------------------------------------------------------------------------------------+
; Port           ; Type   ; Severity ; Details                                                                             ;
+----------------+--------+----------+-------------------------------------------------------------------------------------+
; cpol           ; Input  ; Info     ; Stuck at GND                                                                        ;
; cpha           ; Input  ; Info     ; Stuck at GND                                                                        ;
; cont           ; Input  ; Info     ; Stuck at GND                                                                        ;
; clk_div[31..8] ; Input  ; Info     ; Stuck at GND                                                                        ;
; addr[31..1]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; ss_n           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device"                   ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                             ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; addr_decoded[6..2] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr"                       ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; addr_decoded[31..22] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|pokey_poly_17_9:poly_17_19_lfsr"                   ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; enable      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; select_9_17 ; Input  ; Info     ; Stuck at GND                                                                        ;
; init        ; Input  ; Info     ; Stuck at GND                                                                        ;
; bit_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs"                                                       ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                             ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; sd_addr[15..12] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; usbwirevpin     ; Input  ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevmin     ; Input  ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevpout    ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevmout    ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwireoe_n     ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu"                                  ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; enable_i ; Input  ; Info     ; Stuck at VCC                                                                        ;
; break_o  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; dbg_o    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu"                                                                                      ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                             ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; zpu_addr_rom[1..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_addr_rom[15]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_rom_wren       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_pll_write      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_pll_data       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_pll_addr       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_in1[31..20]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_in2[31..5]     ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_out1[30..27]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out1[24..23]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out1[16..12]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out2           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out3           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out4           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out5           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out6[31..7]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out6[3]        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out7           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out8           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; clk_usb            ; Input  ; Info     ; Stuck at GND                                                                        ;
; usbwirevpin        ; Input  ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevmin        ; Input  ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevpout       ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwirevmout       ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
; usbwireoe_n        ; Output ; Info     ; Connecting port with null range to expression with null range                       ;
; i2c0_sda           ; Bidir  ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c0_scl           ; Bidir  ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c1_sda           ; Bidir  ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; i2c1_scl           ; Bidir  ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div" ;
+-----------+-------+----------+-----------------------------------------------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                                                                 ;
+-----------+-------+----------+-----------------------------------------------------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                                                                            ;
+-----------+-------+----------+-----------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ps2_to_atari800:keyboard_map1"                                                                    ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                             ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; input              ; Input  ; Info     ; Stuck at GND                                                                        ;
; ps2_keys[511..374] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[369..364] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[362..91]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[89..0]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys[371]      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_keys_next_out  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "sdram_statemachine:sdram_adaptor"                                                         ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; sdram_cke  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sdram_cs_n ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------+
; Port Connectivity Checks: "hq_dac:dac_right"   ;
+--------------+-------+----------+--------------+
; Port         ; Type  ; Severity ; Details      ;
+--------------+-------+----------+--------------+
; clk_ena      ; Input ; Info     ; Stuck at VCC ;
; pcm_in[3..0] ; Input ; Info     ; Stuck at GND ;
+--------------+-------+----------+--------------+


+------------------------------------------------+
; Port Connectivity Checks: "hq_dac:dac_left"    ;
+--------------+-------+----------+--------------+
; Port         ; Type  ; Severity ; Details      ;
+--------------+-------+----------+--------------+
; clk_ena      ; Input ; Info     ; Stuck at VCC ;
; pcm_in[3..0] ; Input ; Info     ; Stuck at GND ;
+--------------+-------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay" ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                    ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                               ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                           ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                      ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay" ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                         ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                    ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                               ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                          ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:csync_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                               ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                          ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                               ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                          ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos" ;
+------------------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port             ; Type  ; Severity ; Details                                                                                              ;
+------------------+-------+----------+------------------------------------------------------------------------------------------------------+
; load_value[4..0] ; Input ; Info     ; Stuck at GND                                                                                         ;
+------------------+-------+----------+------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1"             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                             ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+
; consol_in[3]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; consol_out[2..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1"               ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; keyboard_scan_enable ; Input  ; Info     ; Stuck at GND                                                                        ;
; sio_in2              ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_in3              ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_out2             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out3             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram" ;
+---------+-------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                         ;
+---------+-------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; reset_n ; Input ; Info     ; Stuck at VCC                                                                                                                                    ;
+---------+-------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer" ;
+-------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; Port        ; Type  ; Severity ; Details                                                                                                      ;
+-------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; dualpokey_n ; Input ; Info     ; Stuck at GND                                                                                                 ;
+-------------+-------+----------+--------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart" ;
+----------+--------+----------+--------------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                      ;
+----------+--------+----------+--------------------------------------------------------------------------------------------------------------+
; s4_n_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                          ;
; s5_n_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                          ;
+----------+--------+----------+--------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:stimer_delay" ;
+------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                                    ;
+------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                               ;
+------------+-------+----------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:twotone_del" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                                   ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                              ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|complete_address_decoder:decode_addr1" ;
+------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                                                                     ;
+------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------+
; addr_decoded[12] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                         ;
+------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2"   ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; keyboard_scan_enable ; Input  ; Info     ; Stuck at GND                                                                        ;
; keyboard_scan        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; keyboard_response    ; Input  ; Info     ; Stuck at GND                                                                        ;
; pot_in               ; Input  ; Info     ; Stuck at GND                                                                        ;
; sio_in1              ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_in2              ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_in3              ; Input  ; Info     ; Stuck at VCC                                                                        ;
; irq_n_out            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out1             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out2             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out3             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_clockin_in       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_clockin_out      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_clockin_oe       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_clockout         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pot_reset            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult" ;
+----------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port           ; Type   ; Severity ; Details                                                                                                                                                ;
+----------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; b[15..5]       ; Input  ; Info     ; Stuck at GND                                                                                                                                           ;
; result[31..21] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                    ;
; result[4..0]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                    ;
+----------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both" ;
+-----------------+-------+----------+-------------------------------------------------------------------------------------------------+
; Port            ; Type  ; Severity ; Details                                                                                         ;
+-----------------+-------+----------+-------------------------------------------------------------------------------------------------+
; sid_channel_l_0 ; Input ; Info     ; Stuck at GND                                                                                    ;
; sid_channel_r_0 ; Input ; Info     ; Stuck at GND                                                                                    ;
+-----------------+-------+----------+-------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|latch_delay_line:wsync_delay" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                       ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                  ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1" ;
+-----------------+--------+----------+------------------------------------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                                                          ;
+-----------------+--------+----------+------------------------------------------------------------------------------------------------------------------+
; addr_decoded[6] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                              ;
+-----------------+--------+----------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                       ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                  ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                       ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                  ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay" ;
+------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                      ;
+------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                 ;
+------------+-------+----------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count" ;
+------------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; Port             ; Type  ; Severity ; Details                                                                                                               ;
+------------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; load_value[2..1] ; Input ; Info     ; Stuck at GND                                                                                                          ;
+------------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                                   ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------------------+
; load_value ; Input ; Info     ; Stuck at GND                                                                                                              ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1"          ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                             ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; next_cycle_type ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; shift_out       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; dma_clock_out   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; hcount_out      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; vcount_out      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter"    ;
+-------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                                                  ;
+-------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; halt        ; Input  ; Info     ; Stuck at GND                                                                                             ;
; so_n        ; Input  ; Info     ; Stuck at VCC                                                                                             ;
; debugopcode ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugpc     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debuga      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugx      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugy      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugs      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debug_flags ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; debugjam    ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase" ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                               ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                          ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                                          ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div" ;
+-----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                                                                                                        ;
+-----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                                                                                                                   ;
+-----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl"                                ;
+--------------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                     ; Type   ; Severity ; Details                                                                             ;
+--------------------------+--------+----------+-------------------------------------------------------------------------------------+
; sio_audio                ; Input  ; Info     ; Stuck at GND                                                                        ;
; ca1_in                   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; cb1_in                   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; pot_in[7..4]             ; Input  ; Info     ; Stuck at GND                                                                        ;
; enable_179_early         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_addr                 ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_write_enable         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_snoop_ready          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_rom_do               ; Input  ; Info     ; Stuck at VCC                                                                        ;
; pbi_request              ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_takeover             ; Input  ; Info     ; Stuck at GND                                                                        ;
; pbi_release              ; Input  ; Info     ; Stuck at GND                                                                        ;
; pbi_request_complete     ; Input  ; Info     ; Stuck at GND                                                                        ;
; pbi_disable              ; Input  ; Info     ; Stuck at VCC                                                                        ;
; cart_rd5                 ; Input  ; Info     ; Stuck at GND                                                                        ;
; pbi_mpd_n                ; Input  ; Info     ; Stuck at VCC                                                                        ;
; pbi_irq_n                ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_clockin_in           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_clockin_out          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_clockin_oe           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; antic_turbo              ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; antic_rnmi_n             ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ext_nmi_n                ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ram_do[15..8]            ; Input  ; Info     ; Stuck at GND                                                                        ;
; rom_in_ram               ; Input  ; Info     ; Stuck at VCC                                                                        ;
; freezer_debug_addr       ; Input  ; Info     ; Stuck at GND                                                                        ;
; freezer_debug_data       ; Input  ; Info     ; Stuck at GND                                                                        ;
; freezer_debug_read       ; Input  ; Info     ; Stuck at GND                                                                        ;
; freezer_debug_write      ; Input  ; Info     ; Stuck at GND                                                                        ;
; freezer_debug_data_match ; Input  ; Info     ; Stuck at GND                                                                        ;
; freezer_state_out        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; state_reg_out            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; memory_ready_antic_out   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; memory_ready_cpu_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; shared_enable_out        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; nmi_n_out                ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; irq_n_out                ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; rdy_out                  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; an_out                   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot3" ;
+------------+-------+----------+------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                          ;
+------------+-------+----------+------------------------------------------------------------------+
; enabled    ; Input ; Info     ; Stuck at VCC                                                     ;
; force_low  ; Input ; Info     ; Stuck at GND                                                     ;
; force_high ; Input ; Info     ; Stuck at GND                                                     ;
+------------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot2" ;
+------------+-------+----------+------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                          ;
+------------+-------+----------+------------------------------------------------------------------+
; enabled    ; Input ; Info     ; Stuck at VCC                                                     ;
; force_low  ; Input ; Info     ; Stuck at GND                                                     ;
; force_high ; Input ; Info     ; Stuck at GND                                                     ;
+------------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot1" ;
+------------+-------+----------+------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                          ;
+------------+-------+----------+------------------------------------------------------------------+
; enabled    ; Input ; Info     ; Stuck at VCC                                                     ;
; force_low  ; Input ; Info     ; Stuck at GND                                                     ;
; force_high ; Input ; Info     ; Stuck at GND                                                     ;
+------------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div" ;
+-----------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                                                                               ;
+-----------+-------+----------+-------------------------------------------------------------------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                                                                                          ;
+-----------+-------+----------+-------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0" ;
+------------+-------+----------+------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                          ;
+------------+-------+----------+------------------------------------------------------------------+
; enabled    ; Input ; Info     ; Stuck at VCC                                                     ;
; force_low  ; Input ; Info     ; Stuck at GND                                                     ;
; force_high ; Input ; Info     ; Stuck at GND                                                     ;
+------------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1"                                                    ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; video_g              ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_r              ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_blank          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_burst          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_start_of_field ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; video_odd_line       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; paddle0[6..0]        ; Input  ; Info     ; Stuck at GND                                                                        ;
; paddle0[7]           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; paddle1[6..0]        ; Input  ; Info     ; Stuck at GND                                                                        ;
; paddle1[7]           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; paddle2[6..0]        ; Input  ; Info     ; Stuck at GND                                                                        ;
; paddle2[7]           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; paddle3[6..0]        ; Input  ; Info     ; Stuck at GND                                                                        ;
; paddle3[7]           ; Input  ; Info     ; Stuck at VCC                                                                        ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------+
; Port Connectivity Checks: "pll_pal:\gen_pal_pll:chameleon_pll2" ;
+--------+-------+----------+-------------------------------------+
; Port   ; Type  ; Severity ; Details                             ;
+--------+-------+----------+-------------------------------------+
; areset ; Input ; Info     ; Stuck at GND                        ;
+--------+-------+----------+-------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 132                         ;
; cycloneiii_ff         ; 5932                        ;
;     CLR               ; 1197                        ;
;     CLR SCLR          ; 49                          ;
;     CLR SLD           ; 72                          ;
;     ENA               ; 2007                        ;
;     ENA CLR           ; 1763                        ;
;     ENA CLR SCLR      ; 64                          ;
;     ENA CLR SCLR SLD  ; 16                          ;
;     ENA CLR SLD       ; 152                         ;
;     ENA SCLR          ; 74                          ;
;     ENA SLD           ; 65                          ;
;     SCLR              ; 79                          ;
;     SCLR SLD          ; 3                           ;
;     SLD               ; 14                          ;
;     plain             ; 377                         ;
; cycloneiii_io_obuf    ; 41                          ;
; cycloneiii_lcell_comb ; 10316                       ;
;     arith             ; 1578                        ;
;         1 data inputs ; 2                           ;
;         2 data inputs ; 728                         ;
;         3 data inputs ; 848                         ;
;     normal            ; 8738                        ;
;         0 data inputs ; 18                          ;
;         1 data inputs ; 283                         ;
;         2 data inputs ; 781                         ;
;         3 data inputs ; 1511                        ;
;         4 data inputs ; 6145                        ;
; cycloneiii_mac_mult   ; 4                           ;
; cycloneiii_mac_out    ; 4                           ;
; cycloneiii_pll        ; 1                           ;
; cycloneiii_ram_block  ; 214                         ;
;                       ;                             ;
; Max LUT depth         ; 22.00                       ;
; Average LUT depth     ; 6.40                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:43     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Mon Jun  1 09:54:58 2020
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off atari800core -c atari800core
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file zpu_rom.vhd
    Info (12022): Found design unit 1: zpu_rom-SYN File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/zpu_rom.vhd Line: 52
    Info (12023): Found entity 1: zpu_rom File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/zpu_rom.vhd Line: 42
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_usb.vhd
    Info (12022): Found design unit 1: chameleon_usb-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_usb.vhd Line: 96
    Info (12023): Found entity 1: chameleon_usb File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_usb.vhd Line: 63
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_1mhz.vhd
    Info (12022): Found design unit 1: chameleon_1mhz-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_1mhz.vhd Line: 54
    Info (12023): Found entity 1: chameleon_1mhz File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_1mhz.vhd Line: 39
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_1khz.vhd
    Info (12022): Found design unit 1: chameleon_1khz-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_1khz.vhd Line: 51
    Info (12023): Found entity 1: chameleon_1khz File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_1khz.vhd Line: 40
Info (12021): Found 1 design units, including 0 entities, in source file chameleon_phi_clock_a.vhd
    Info (12022): Found design unit 1: chameleon_phi_clock-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_phi_clock_a.vhd Line: 36
Info (12021): Found 1 design units, including 1 entities, in source file chameleon_phi_clock_e.vhd
    Info (12023): Found entity 1: chameleon_phi_clock File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_phi_clock_e.vhd Line: 36
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_docking_station.vhd
    Info (12022): Found design unit 1: chameleon_docking_station-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_docking_station.vhd Line: 76
    Info (12023): Found entity 1: chameleon_docking_station File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_docking_station.vhd Line: 44
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_cdtv_remote.vhd
    Info (12022): Found design unit 1: chameleon_cdtv_remote-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_cdtv_remote.vhd Line: 107
    Info (12023): Found entity 1: chameleon_cdtv_remote File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_cdtv_remote.vhd Line: 69
Info (12021): Found 2 design units, including 1 entities, in source file chameleon_c64_joykeyb.vhd
    Info (12022): Found design unit 1: chameleon_c64_joykeyb-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_c64_joykeyb.vhd Line: 86
    Info (12023): Found entity 1: chameleon_c64_joykeyb File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_c64_joykeyb.vhd Line: 53
Info (12021): Found 1 design units, including 0 entities, in source file chameleon2_io_a.vhd
    Info (12022): Found design unit 1: chameleon2_io-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon2_io_a.vhd Line: 32
Info (12021): Found 1 design units, including 1 entities, in source file chameleon2_io_e.vhd
    Info (12023): Found entity 1: chameleon2_io File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon2_io_e.vhd Line: 84
Info (12021): Found 2 design units, including 1 entities, in source file chameleon2_io_ps2iec.vhd
    Info (12022): Found design unit 1: chameleon2_io_ps2iec-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon2_io_ps2iec.vhd Line: 72
    Info (12023): Found entity 1: chameleon2_io_ps2iec File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon2_io_ps2iec.vhd Line: 51
Info (12021): Found 2 design units, including 1 entities, in source file chameleon2_io_shiftreg.vhd
    Info (12022): Found design unit 1: chameleon2_io_shiftreg-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon2_io_shiftreg.vhd Line: 70
    Info (12023): Found entity 1: chameleon2_io_shiftreg File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon2_io_shiftreg.vhd Line: 51
Info (12021): Found 2 design units, including 1 entities, in source file gen_usart.vhd
    Info (12022): Found design unit 1: gen_usart-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/gen_usart.vhd Line: 46
    Info (12023): Found entity 1: gen_usart File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/gen_usart.vhd Line: 24
Info (12021): Found 2 design units, including 1 entities, in source file atari800core_chameleon.vhd
    Info (12022): Found design unit 1: atari800core_chameleon-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 121
    Info (12023): Found entity 1: atari800core_chameleon File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 16
Info (12021): Found 2 design units, including 1 entities, in source file pll_pal.vhd
    Info (12022): Found design unit 1: pll_pal-SYN File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/pll_pal.vhd Line: 55
    Info (12023): Found entity 1: pll_pal File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/pll_pal.vhd Line: 42
Info (12021): Found 2 design units, including 1 entities, in source file pll_ntsc.vhd
    Info (12022): Found design unit 1: pll_ntsc-SYN File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/pll_ntsc.vhd Line: 55
    Info (12023): Found entity 1: pll_ntsc File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/pll_ntsc.vhd Line: 42
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari5200core.vhd
    Info (12022): Found design unit 1: atari5200core-bdf_type File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari5200core.vhd Line: 165
    Info (12023): Found entity 1: atari5200core File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari5200core.vhd Line: 18
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari5200core_simplesdram.vhd
    Info (12022): Found design unit 1: atari5200core_simplesdram-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari5200core_simplesdram.vhd Line: 104
    Info (12023): Found entity 1: atari5200core_simplesdram File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari5200core_simplesdram.vhd Line: 25
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari800core.vhd
    Info (12022): Found design unit 1: atari800core-bdf_type File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 227
    Info (12023): Found entity 1: atari800core File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 18
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari800core_simple_sdram.vhd
    Info (12022): Found design unit 1: atari800core_simple_sdram-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core_simple_sdram.vhd Line: 160
    Info (12023): Found entity 1: atari800core_simple_sdram File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core_simple_sdram.vhd Line: 22
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/cart_logic.vhd
    Info (12022): Found design unit 1: CartLogic-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cart_logic.vhd Line: 48
    Info (12023): Found entity 1: CartLogic File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cart_logic.vhd Line: 26
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/covox.vhd
    Info (12022): Found design unit 1: covox-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/covox.vhd Line: 26
    Info (12023): Found entity 1: covox File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/covox.vhd Line: 11
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/cpu.vhd
    Info (12022): Found design unit 1: cpu-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu.vhd Line: 30
    Info (12023): Found entity 1: cpu File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu.vhd Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/cpu_6510.vhd
    Info (12022): Found design unit 1: cpu_6510-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu_6510.vhd Line: 63
    Info (12023): Found entity 1: cpu_6510 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu_6510.vhd Line: 23
Info (12021): Found 1 design units, including 0 entities, in source file common/a8core/cpu_65xx_a.vhd
    Info (12022): Found design unit 1: cpu_65xx-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu_65xx_a.vhd Line: 38
Info (12021): Found 1 design units, including 1 entities, in source file common/a8core/cpu_65xx_e.vhd
    Info (12023): Found entity 1: cpu_65xx File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu_65xx_e.vhd Line: 24
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/freezer_debug_trigger.vhd
    Info (12022): Found design unit 1: freezer_debug_trigger-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/freezer_debug_trigger.vhd Line: 42
    Info (12023): Found entity 1: freezer_debug_trigger File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/freezer_debug_trigger.vhd Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/freezer_logic.vhd
    Info (12022): Found design unit 1: FreezerLogic-RTL File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/freezer_logic.vhd Line: 51
    Info (12023): Found entity 1: FreezerLogic File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/freezer_logic.vhd Line: 28
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/internalromram.vhd
    Info (12022): Found design unit 1: internalromram-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/internalromram.vhd Line: 32
    Info (12023): Found entity 1: internalromram File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/internalromram.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pbi6502.vhd
    Info (12022): Found design unit 1: pbi6502-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pbi6502.vhd Line: 118
    Info (12023): Found entity 1: pbi6502 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pbi6502.vhd Line: 57
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/svideo_gtia.vhd
    Info (12022): Found design unit 1: svideo_gtia-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/svideo_gtia.vhd Line: 38
    Info (12023): Found entity 1: svideo_gtia File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/svideo_gtia.vhd Line: 15
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/timing6502.vhd
    Info (12022): Found design unit 1: timing6502-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/timing6502.vhd Line: 51
    Info (12023): Found entity 1: timing6502 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/timing6502.vhd Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/address_decoder.vhdl
    Info (12022): Found design unit 1: address_decoder-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/address_decoder.vhdl Line: 144
    Info (12023): Found entity 1: address_decoder File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/address_decoder.vhdl Line: 16
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/address_decoder_pbi.vhdl
    Info (12022): Found design unit 1: address_decoder_pbi-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/address_decoder_pbi.vhdl Line: 138
    Info (12023): Found entity 1: address_decoder_pbi File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/address_decoder_pbi.vhdl Line: 14
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/antic.vhdl
    Info (12022): Found design unit 1: antic-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl Line: 74
    Info (12023): Found entity 1: antic File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl Line: 15
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/antic_counter.vhdl
    Info (12022): Found design unit 1: antic_counter-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic_counter.vhdl Line: 31
    Info (12023): Found entity 1: antic_counter File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic_counter.vhdl Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/antic_delay.vhdl
    Info (12022): Found design unit 1: antic_delay-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic_delay.vhdl Line: 63
    Info (12023): Found entity 1: antic_delay File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic_delay.vhdl Line: 15
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/antic_dma_clock.vhdl
    Info (12022): Found design unit 1: antic_dma_clock_del-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic_dma_clock.vhdl Line: 34
    Info (12023): Found entity 1: antic_dma_clock_del File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic_dma_clock.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/basic.vhdl
    Info (12022): Found design unit 1: basic-syn File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/basic.vhdl Line: 20
    Info (12023): Found entity 1: basic File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/basic.vhdl Line: 10
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/enable_divider.vhdl
    Info (12022): Found design unit 1: enable_divider-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/enable_divider.vhdl Line: 24
    Info (12023): Found entity 1: enable_divider File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/enable_divider.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia.vhdl
    Info (12022): Found design unit 1: gtia-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia.vhdl Line: 59
    Info (12023): Found entity 1: gtia File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia_palette.vhdl
    Info (12022): Found design unit 1: gtia_palette-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia_palette.vhdl Line: 24
    Info (12023): Found entity 1: gtia_palette File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia_palette.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia_player.vhdl
    Info (12022): Found design unit 1: gtia_player-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia_player.vhdl Line: 28
    Info (12023): Found entity 1: gtia_player File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia_player.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia_priority.vhdl
    Info (12022): Found design unit 1: gtia_priority-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia_priority.vhdl Line: 41
    Info (12023): Found entity 1: gtia_priority File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia_priority.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/irq_glue.vhdl
    Info (12022): Found design unit 1: irq_glue-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/irq_glue.vhdl Line: 24
    Info (12023): Found entity 1: irq_glue File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/irq_glue.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/mmu.vhdl
    Info (12022): Found design unit 1: mmu-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/mmu.vhdl Line: 39
    Info (12023): Found entity 1: mmu File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/mmu.vhdl Line: 14
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os16.vhdl
    Info (12022): Found design unit 1: os16-syn File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os16.vhdl Line: 20
    Info (12023): Found entity 1: os16 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os16.vhdl Line: 10
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os16_loop.vhdl
    Info (12022): Found design unit 1: os16_loop-syn File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os16_loop.vhdl Line: 18
    Info (12023): Found entity 1: os16_loop File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os16_loop.vhdl Line: 10
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os2.vhdl
    Info (12022): Found design unit 1: os2-syn File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os2.vhdl Line: 18
    Info (12023): Found entity 1: os2 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os2.vhdl Line: 10
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os8.vhdl
    Info (12022): Found design unit 1: os8-syn File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os8.vhdl Line: 18
    Info (12023): Found entity 1: os8 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os8.vhdl Line: 10
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os_5200.vhdl
    Info (12022): Found design unit 1: os_5200-syn File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os_5200.vhdl Line: 18
    Info (12023): Found entity 1: os_5200 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/os_5200.vhdl Line: 10
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pia.vhdl
    Info (12022): Found design unit 1: pia-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pia.vhdl Line: 51
    Info (12023): Found entity 1: pia File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pia.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey.vhdl
    Info (12022): Found design unit 1: pokey-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 64
    Info (12023): Found entity 1: pokey File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 14
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_countdown_timer.vhdl
    Info (12022): Found design unit 1: pokey_countdown_timer-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_countdown_timer.vhdl Line: 28
    Info (12023): Found entity 1: pokey_countdown_timer File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_countdown_timer.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_keyboard_scanner.vhdl
    Info (12022): Found design unit 1: pokey_keyboard_scanner-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_keyboard_scanner.vhdl Line: 33
    Info (12023): Found entity 1: pokey_keyboard_scanner File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_keyboard_scanner.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_mixer.vhdl
    Info (12022): Found design unit 1: pokey_mixer-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_mixer.vhdl Line: 35
    Info (12023): Found entity 1: pokey_mixer File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_mixer.vhdl Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_mixer_mux.vhdl
    Info (12022): Found design unit 1: pokey_mixer_mux-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_mixer_mux.vhdl Line: 44
    Info (12023): Found entity 1: pokey_mixer_mux File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_mixer_mux.vhdl Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_noise_filter.vhdl
    Info (12022): Found design unit 1: pokey_noise_filter-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_noise_filter.vhdl Line: 32
    Info (12023): Found entity 1: pokey_noise_filter File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_noise_filter.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_poly_17_9.vhdl
    Info (12022): Found design unit 1: pokey_poly_17_9-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_poly_17_9.vhdl Line: 27
    Info (12023): Found entity 1: pokey_poly_17_9 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_poly_17_9.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_poly_4.vhdl
    Info (12022): Found design unit 1: pokey_poly_4-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_poly_4.vhdl Line: 24
    Info (12023): Found entity 1: pokey_poly_4 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_poly_4.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_poly_5.vhdl
    Info (12022): Found design unit 1: pokey_poly_5-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_poly_5.vhdl Line: 24
    Info (12023): Found entity 1: pokey_poly_5 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_poly_5.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pot_from_signed.vhdl
    Info (12022): Found design unit 1: pot_from_signed-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pot_from_signed.vhdl Line: 39
    Info (12023): Found entity 1: pot_from_signed File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pot_from_signed.vhdl Line: 15
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/ps2_to_atari5200.vhdl
    Info (12022): Found design unit 1: ps2_to_atari5200-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/ps2_to_atari5200.vhdl Line: 47
    Info (12023): Found entity 1: ps2_to_atari5200 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/ps2_to_atari5200.vhdl Line: 18
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/ps2_to_atari800.vhdl
    Info (12022): Found design unit 1: ps2_to_atari800-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/ps2_to_atari800.vhdl Line: 51
    Info (12023): Found entity 1: ps2_to_atari800 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/ps2_to_atari800.vhdl Line: 18
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/reg_file.vhdl
    Info (12022): Found design unit 1: reg_file-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/reg_file.vhdl Line: 28
    Info (12023): Found entity 1: reg_file File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/reg_file.vhdl Line: 11
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/shared_enable.vhdl
    Info (12022): Found design unit 1: shared_enable-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/shared_enable.vhdl Line: 39
    Info (12023): Found entity 1: shared_enable File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/shared_enable.vhdl Line: 16
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/simple_counter.vhdl
    Info (12022): Found design unit 1: simple_counter-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/simple_counter.vhdl Line: 30
    Info (12023): Found entity 1: simple_counter File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/simple_counter.vhdl Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/wide_delay_line.vhdl
    Info (12022): Found design unit 1: wide_delay_line-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/wide_delay_line.vhdl Line: 26
    Info (12023): Found entity 1: wide_delay_line File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/wide_delay_line.vhdl Line: 12
Info (12021): Found 1 design units, including 1 entities, in source file common/components/hq_dac.v
    Info (12023): Found entity 1: hq_dac File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/hq_dac.v Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file common/components/fifo_receive.vhd
    Info (12022): Found design unit 1: fifo_receive-SYN File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/fifo_receive.vhd Line: 57
    Info (12023): Found entity 1: fifo_receive File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/fifo_receive.vhd Line: 42
Info (12021): Found 2 design units, including 1 entities, in source file common/components/fifo_transmit.vhd
    Info (12022): Found design unit 1: fifo_transmit-SYN File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/fifo_transmit.vhd Line: 57
    Info (12023): Found entity 1: fifo_transmit File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/fifo_transmit.vhd Line: 42
Info (12021): Found 2 design units, including 1 entities, in source file common/components/i2c_master.vhd
    Info (12022): Found design unit 1: i2c_master-logic File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/i2c_master.vhd Line: 54
    Info (12023): Found entity 1: i2c_master File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/i2c_master.vhd Line: 36
Info (12021): Found 2 design units, including 1 entities, in source file common/components/spi_master.vhd
    Info (12022): Found design unit 1: spi_master-logic File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/spi_master.vhd Line: 52
    Info (12023): Found entity 1: spi_master File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/spi_master.vhd Line: 30
Info (12021): Found 2 design units, including 1 entities, in source file common/components/syncreset_enable_divider.vhd
    Info (12022): Found design unit 1: syncreset_enable_divider-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/syncreset_enable_divider.vhd Line: 25
    Info (12023): Found entity 1: syncreset_enable_divider File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/syncreset_enable_divider.vhd Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/components/complete_address_decoder.vhdl
    Info (12022): Found design unit 1: complete_address_decoder-tree File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/complete_address_decoder.vhdl Line: 30
    Info (12023): Found entity 1: complete_address_decoder File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/complete_address_decoder.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/components/delay_line.vhdl
    Info (12022): Found design unit 1: delay_line-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/delay_line.vhdl Line: 26
    Info (12023): Found entity 1: delay_line File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/delay_line.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/components/generic_ram_infer.vhdl
    Info (12022): Found design unit 1: generic_ram_infer-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/generic_ram_infer.vhdl Line: 30
    Info (12023): Found entity 1: generic_ram_infer File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/generic_ram_infer.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/components/latch_delay_line.vhdl
    Info (12022): Found design unit 1: latch_delay_line-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/latch_delay_line.vhdl Line: 26
    Info (12023): Found entity 1: latch_delay_line File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/latch_delay_line.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/components/mult_infer.vhdl
    Info (12022): Found design unit 1: mult_infer-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/mult_infer.vhdl Line: 11
    Info (12023): Found entity 1: mult_infer File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/mult_infer.vhdl Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file common/components/ps2_keyboard.vhdl
    Info (12022): Found design unit 1: ps2_keyboard-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/ps2_keyboard.vhdl Line: 35
    Info (12023): Found entity 1: ps2_keyboard File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/ps2_keyboard.vhdl Line: 20
Info (12021): Found 2 design units, including 1 entities, in source file common/components/scandouble_ram_infer.vhdl
    Info (12022): Found design unit 1: scandouble_ram_infer-rtl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/scandouble_ram_infer.vhdl Line: 21
    Info (12023): Found entity 1: scandouble_ram_infer File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/scandouble_ram_infer.vhdl Line: 10
Info (12021): Found 2 design units, including 1 entities, in source file common/components/scandoubler.vhdl
    Info (12022): Found design unit 1: scandoubler-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/scandoubler.vhdl Line: 47
    Info (12023): Found entity 1: scandoubler File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/scandoubler.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/components/sdram_statemachine.vhdl
    Info (12022): Found design unit 1: sdram_statemachine-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/sdram_statemachine.vhdl Line: 59
    Info (12023): Found entity 1: sdram_statemachine File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/sdram_statemachine.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/components/simple_low_pass_filter.vhdl
    Info (12022): Found design unit 1: simple_low_pass_filter-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/simple_low_pass_filter.vhdl Line: 29
    Info (12023): Found entity 1: simple_low_pass_filter File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/simple_low_pass_filter.vhdl Line: 19
Info (12021): Found 2 design units, including 1 entities, in source file common/components/synchronizer.vhdl
    Info (12022): Found design unit 1: synchronizer-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/synchronizer.vhdl Line: 21
    Info (12023): Found entity 1: synchronizer File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/synchronizer.vhdl Line: 12
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpu_core.vhd
    Info (12022): Found design unit 1: ZPUMediumCore-Behave File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_core.vhd Line: 99
    Info (12023): Found entity 1: ZPUMediumCore File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_core.vhd Line: 67
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpucore.vhd
    Info (12022): Found design unit 1: zpucore-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 111
    Info (12023): Found entity 1: zpucore File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 17
Info (12021): Found 2 design units, including 0 entities, in source file common/zpu/zpupkg.vhd
    Info (12022): Found design unit 1: zpupkg File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpupkg.vhd Line: 48
    Info (12022): Found design unit 2: UART File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpupkg.vhd Line: 256
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/sio_handler.vhdl
    Info (12022): Found design unit 1: sio_handler-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/sio_handler.vhdl Line: 49
    Info (12023): Found entity 1: sio_handler File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/sio_handler.vhdl Line: 24
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpu_config_regs.vhdl
    Info (12022): Found design unit 1: zpu_config_regs-vhdl File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 96
    Info (12023): Found entity 1: zpu_config_regs File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 13
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpu_glue.vhdl
    Info (12022): Found design unit 1: zpu_glue-sticky File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_glue.vhdl Line: 56
    Info (12023): Found entity 1: zpu_glue File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_glue.vhdl Line: 17
Info (12127): Elaborating entity "atari800core_chameleon" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(187): object "ena_1khz" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 187
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(190): object "no_clock" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 190
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(196): object "docking_station" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 196
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(255): object "ZPU_OUT2" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 255
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(256): object "ZPU_OUT3" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 256
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(257): object "ZPU_OUT4" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 257
Warning (10036): Verilog HDL or VHDL warning at atari800core_chameleon.vhd(314): object "PS2_KEYS_NEXT" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 314
Warning (10492): VHDL Process Statement warning at atari800core_chameleon.vhd(727): signal "consol_start_int" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 727
Warning (10492): VHDL Process Statement warning at atari800core_chameleon.vhd(728): signal "consol_select_int" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 728
Warning (10492): VHDL Process Statement warning at atari800core_chameleon.vhd(729): signal "consol_option_int" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 729
Warning (10492): VHDL Process Statement warning at atari800core_chameleon.vhd(730): signal "fkeys_int" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 730
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(97): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 97
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(98): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 98
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(99): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 99
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(100): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 100
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(101): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 101
Warning (10873): Using initial value X (don't care) for net "ir_fkeys_next[7..4]" at atari800core_chameleon.vhd(237) File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 237
Info (12128): Elaborating entity "pll_pal" for hierarchy "pll_pal:\gen_pal_pll:chameleon_pll2" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 381
Info (12128): Elaborating entity "altpll" for hierarchy "pll_pal:\gen_pal_pll:chameleon_pll2|altpll:altpll_component" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/pll_pal.vhd Line: 156
Info (12130): Elaborated megafunction instantiation "pll_pal:\gen_pal_pll:chameleon_pll2|altpll:altpll_component" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/pll_pal.vhd Line: 156
Info (12133): Instantiated megafunction "pll_pal:\gen_pal_pll:chameleon_pll2|altpll:altpll_component" with the following parameter: File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/pll_pal.vhd Line: 156
    Info (12134): Parameter "bandwidth_type" = "AUTO"
    Info (12134): Parameter "clk0_divide_by" = "100"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "227"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "clk1_divide_by" = "200"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "227"
    Info (12134): Parameter "clk1_phase_shift" = "0"
    Info (12134): Parameter "clk2_divide_by" = "100"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "227"
    Info (12134): Parameter "clk2_phase_shift" = "5405"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "intended_device_family" = "Cyclone 10 LP"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=pll_pal"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_USED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_USED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "self_reset_on_loss_lock" = "ON"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/pll_pal_altpll.v
    Info (12023): Found entity 1: pll_pal_altpll File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/pll_pal_altpll.v Line: 30
Info (12128): Elaborating entity "pll_pal_altpll" for hierarchy "pll_pal:\gen_pal_pll:chameleon_pll2|altpll:altpll_component|pll_pal_altpll:auto_generated" File: /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/altpll.tdf Line: 897
Info (12128): Elaborating entity "atari800core_simple_sdram" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 392
Warning (10873): Using initial value X (don't care) for net "RAM_DO[15..8]" at atari800core_simple_sdram.vhd(188) File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core_simple_sdram.vhd Line: 188
Info (12128): Elaborating entity "pot_from_signed" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core_simple_sdram.vhd Line: 227
Info (12128): Elaborating entity "enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:enable_179_clock_div" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pot_from_signed.vhdl Line: 52
Info (12128): Elaborating entity "enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|pot_from_signed:pot0|enable_divider:pot_clock_div" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pot_from_signed.vhdl Line: 58
Info (12128): Elaborating entity "internalromram" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|internalromram:internalromram1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core_simple_sdram.vhd Line: 290
Warning (10036): Verilog HDL or VHDL warning at internalromram.vhd(33): object "rom_request_reg" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/internalromram.vhd Line: 33
Warning (10541): VHDL Signal Declaration warning at internalromram.vhd(34): used implicit default value for signal "rom_request_next" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/internalromram.vhd Line: 34
Warning (10036): Verilog HDL or VHDL warning at internalromram.vhd(35): object "ram_request_reg" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/internalromram.vhd Line: 35
Warning (10541): VHDL Signal Declaration warning at internalromram.vhd(36): used implicit default value for signal "ram_request_next" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/internalromram.vhd Line: 36
Warning (10036): Verilog HDL or VHDL warning at internalromram.vhd(38): object "ROM16_DATA" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/internalromram.vhd Line: 38
Warning (10873): Using initial value X (don't care) for net "ROM_DATA" at internalromram.vhd(21) File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/internalromram.vhd Line: 21
Info (12128): Elaborating entity "atari800core" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core_simple_sdram.vhd Line: 317
Warning (10036): Verilog HDL or VHDL warning at atari800core.vhd(241): object "hcount_temp" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 241
Warning (10036): Verilog HDL or VHDL warning at atari800core.vhd(242): object "vcount_temp" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 242
Warning (10812): VHDL warning at atari800core.vhd(580): sensitivity list already contains PBI_ADDR_INT File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 580
Warning (10492): VHDL Process Statement warning at atari800core.vhd(591): signal "CACHE_POKEY1_DO" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 591
Warning (10492): VHDL Process Statement warning at atari800core.vhd(595): signal "CACHE_POKEY2_DO" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 595
Info (12128): Elaborating entity "shared_enable" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 389
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/shared_enable.vhdl Line: 118
Info (12128): Elaborating entity "cpu" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 403
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(64): object "debugOpcode" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu.vhd Line: 64
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(65): object "debugPc" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu.vhd Line: 65
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(66): object "debugA" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu.vhd Line: 66
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(67): object "debugX" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu.vhd Line: 67
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(68): object "debugY" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu.vhd Line: 68
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(69): object "debugS" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu.vhd Line: 69
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(81): object "CPU_ENABLE_RESET" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu.vhd Line: 81
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(82): object "not_rdy" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu.vhd Line: 82
Info (12128): Elaborating entity "cpu_65xx" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/cpu.vhd Line: 89
Info (12128): Elaborating entity "antic" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 418
Info (12128): Elaborating entity "antic_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl Line: 724
Info (12128): Elaborating entity "antic_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl Line: 730
Info (12128): Elaborating entity "simple_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl Line: 733
Info (12128): Elaborating entity "simple_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl Line: 736
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl Line: 1134
Warning (10445): VHDL Subtype or Type Declaration warning at wide_delay_line.vhdl(47): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/wide_delay_line.vhdl Line: 47
Info (12128): Elaborating entity "antic_dma_clock_del" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_dma_clock_del:antic_dma_clock1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl Line: 1174
Info (12128): Elaborating entity "generic_ram_infer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl Line: 1178
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl Line: 1190
Warning (10445): VHDL Subtype or Type Declaration warning at wide_delay_line.vhdl(47): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/wide_delay_line.vhdl Line: 47
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl Line: 1231
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl Line: 1707
Info (12128): Elaborating entity "latch_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|latch_delay_line:wsync_delay" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/antic.vhdl Line: 1712
Warning (10445): VHDL Subtype or Type Declaration warning at latch_delay_line.vhdl(53): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/latch_delay_line.vhdl Line: 53
Info (12128): Elaborating entity "pokey_mixer_mux" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 448
Info (12128): Elaborating entity "pokey_mixer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_mixer_mux.vhdl Line: 119
Info (12128): Elaborating entity "mult_infer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_mixer.vhdl Line: 118
Info (12128): Elaborating entity "simple_low_pass_filter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|simple_low_pass_filter:filter_left" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_mixer_mux.vhdl Line: 159
Info (12128): Elaborating entity "pokey" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 472
Info (12128): Elaborating entity "pokey_countdown_timer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 640
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey_countdown_timer.vhdl Line: 62
Info (12128): Elaborating entity "latch_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:twotone_del" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 662
Info (12128): Elaborating entity "latch_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|latch_delay_line:stimer_delay" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 871
Info (12128): Elaborating entity "pokey_noise_filter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_noise_filter:pokey_noise_filter0" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 878
Info (12128): Elaborating entity "syncreset_enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_64_div" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 938
Info (12128): Elaborating entity "syncreset_enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|syncreset_enable_divider:enable_15_div" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 942
Info (12128): Elaborating entity "pokey_poly_17_9" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_17_9:poly_17_19_lfsr" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 948
Info (12128): Elaborating entity "pokey_poly_5" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_5:poly_5_lfsr" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 951
Info (12128): Elaborating entity "pokey_poly_4" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_poly_4:poly_4_lfsr" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 954
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|delay_line:serout_clock_delay" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 1000
Info (12128): Elaborating entity "synchronizer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|synchronizer:sio_in1_synchronizer" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 1083
Info (12128): Elaborating entity "pokey_keyboard_scanner" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:\gen_stereo:pokey2|pokey_keyboard_scanner:\gen_normal_scan:pokey_keyboard_scanner1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pokey.vhdl Line: 1221
Info (12128): Elaborating entity "pia" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 607
Warning (10036): Verilog HDL or VHDL warning at pia.vhdl(117): object "write_ora" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pia.vhdl Line: 117
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|complete_address_decoder:decode_addr1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/pia.vhdl Line: 202
Info (12128): Elaborating entity "address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 632
Warning (10036): Verilog HDL or VHDL warning at address_decoder.vhdl(224): object "emu_cart_s4_n_out" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/address_decoder.vhdl Line: 224
Warning (10036): Verilog HDL or VHDL warning at address_decoder.vhdl(225): object "emu_cart_s5_n_out" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/address_decoder.vhdl Line: 225
Info (12128): Elaborating entity "CartLogic" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|CartLogic:emu_cart" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/address_decoder.vhdl Line: 305
Info (12128): Elaborating entity "FreezerLogic" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/address_decoder.vhdl Line: 336
Info (12128): Elaborating entity "generic_ram_infer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/freezer_logic.vhd Line: 312
Info (12128): Elaborating entity "gtia" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 754
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|complete_address_decoder:decode_addr1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia.vhdl Line: 706
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia.vhdl Line: 1060
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia.vhdl Line: 1068
Info (12128): Elaborating entity "gtia_player" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player0" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia.vhdl Line: 1154
Info (12128): Elaborating entity "gtia_priority" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_priority:priority_rules" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia.vhdl Line: 1177
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia.vhdl Line: 1625
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia.vhdl Line: 1668
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/gtia.vhdl Line: 1706
Info (12128): Elaborating entity "irq_glue" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|irq_glue:irq_glue1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 801
Info (12128): Elaborating entity "reg_file" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 809
Info (12128): Elaborating entity "reg_file" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 829
Info (12128): Elaborating entity "covox" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:\gen_covox_on:covox1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/atari800core.vhd Line: 857
Info (12128): Elaborating entity "hq_dac" for hierarchy "hq_dac:dac_left" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 474
Info (12128): Elaborating entity "sdram_statemachine" for hierarchy "sdram_statemachine:sdram_adaptor" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 497
Info (12128): Elaborating entity "ps2_to_atari800" for hierarchy "ps2_to_atari800:keyboard_map1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 537
Info (12128): Elaborating entity "ps2_keyboard" for hierarchy "ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/a8core/ps2_to_atari800.vhdl Line: 93
Info (12128): Elaborating entity "enable_divider" for hierarchy "ps2_to_atari800:keyboard_map1|ps2_keyboard:\gen_ps2_on:keyboard1|enable_divider:enable_div" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/ps2_keyboard.vhdl Line: 190
Info (12128): Elaborating entity "zpucore" for hierarchy "zpucore:zpu" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 755
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(97): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 97
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(98): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 98
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(99): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 99
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(100): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 100
Warning (10445): VHDL Subtype or Type Declaration warning at zpucore.vhd(101): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 101
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(82): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 82
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(83): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 83
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(84): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 84
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(85): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 85
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(86): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 86
Warning (10296): VHDL warning at zpucore.vhd(225): ignored assignment of value to null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 225
Warning (10296): VHDL warning at zpucore.vhd(226): ignored assignment of value to null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 226
Warning (10296): VHDL warning at zpucore.vhd(227): ignored assignment of value to null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 227
Warning (10296): VHDL warning at zpucore.vhd(228): ignored assignment of value to null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 228
Warning (10296): VHDL warning at zpucore.vhd(229): ignored assignment of value to null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 229
Info (12128): Elaborating entity "zpu_glue" for hierarchy "zpucore:zpu|zpu_glue:zpu_and_glue" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 139
Warning (10036): Verilog HDL or VHDL warning at zpu_glue.vhdl(92): object "zpu_break" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_glue.vhdl Line: 92
Warning (10036): Verilog HDL or VHDL warning at zpu_glue.vhdl(93): object "zpu_debug" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_glue.vhdl Line: 93
Warning (10325): VHDL Choice warning at zpu_glue.vhdl(304): ignored choice containing meta-value ""00X01"" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_glue.vhdl Line: 304
Info (12128): Elaborating entity "ZPUMediumCore" for hierarchy "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_glue.vhdl Line: 352
Info (12128): Elaborating entity "zpu_config_regs" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 161
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(82): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 82
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(83): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 83
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(84): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 84
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(85): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 85
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(86): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 86
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(195): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 195
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(444): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 444
Warning (10036): Verilog HDL or VHDL warning at zpu_config_regs.vhdl(153): object "spi_chip_select" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 153
Warning (10541): VHDL Signal Declaration warning at zpu_config_regs.vhdl(196): used implicit default value for signal "usb_data" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 196
Warning (10445): VHDL Subtype or Type Declaration warning at zpu_config_regs.vhdl(479): subtype or type has null range File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 479
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_device" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 369
Info (12128): Elaborating entity "spi_master" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 377
Info (12128): Elaborating entity "i2c_master" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master0" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 392
Info (12128): Elaborating entity "sio_handler" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 420
Info (12128): Elaborating entity "fifo_transmit" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/sio_handler.vhdl Line: 334
Info (12128): Elaborating entity "scfifo" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/fifo_transmit.vhd Line: 97
Info (12130): Elaborated megafunction instantiation "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/fifo_transmit.vhd Line: 97
Info (12133): Instantiated megafunction "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component" with the following parameter: File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/fifo_transmit.vhd Line: 97
    Info (12134): Parameter "add_ram_output_register" = "OFF"
    Info (12134): Parameter "intended_device_family" = "Cyclone III"
    Info (12134): Parameter "lpm_numwords" = "256"
    Info (12134): Parameter "lpm_showahead" = "ON"
    Info (12134): Parameter "lpm_type" = "scfifo"
    Info (12134): Parameter "lpm_width" = "8"
    Info (12134): Parameter "lpm_widthu" = "8"
    Info (12134): Parameter "overflow_checking" = "ON"
    Info (12134): Parameter "underflow_checking" = "ON"
    Info (12134): Parameter "use_eab" = "ON"
Info (12021): Found 1 design units, including 1 entities, in source file db/scfifo_vh31.tdf
    Info (12023): Found entity 1: scfifo_vh31 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/scfifo_vh31.tdf Line: 24
Info (12128): Elaborating entity "scfifo_vh31" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated" File: /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/scfifo.tdf Line: 299
Info (12021): Found 1 design units, including 1 entities, in source file db/a_dpfifo_6o31.tdf
    Info (12023): Found entity 1: a_dpfifo_6o31 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/a_dpfifo_6o31.tdf Line: 32
Info (12128): Elaborating entity "a_dpfifo_6o31" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/scfifo_vh31.tdf Line: 36
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_cqb1.tdf
    Info (12023): Found entity 1: altsyncram_cqb1 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_cqb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_cqb1" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo|altsyncram_cqb1:FIFOram" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/a_dpfifo_6o31.tdf Line: 45
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_es8.tdf
    Info (12023): Found entity 1: cmpr_es8 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cmpr_es8.tdf Line: 22
Info (12128): Elaborating entity "cmpr_es8" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo|cmpr_es8:almost_full_comparer" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/a_dpfifo_6o31.tdf Line: 54
Info (12128): Elaborating entity "cmpr_es8" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo|cmpr_es8:three_comparison" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/a_dpfifo_6o31.tdf Line: 55
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_p9b.tdf
    Info (12023): Found entity 1: cntr_p9b File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_p9b.tdf Line: 25
Info (12128): Elaborating entity "cntr_p9b" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo|cntr_p9b:rd_ptr_msb" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/a_dpfifo_6o31.tdf Line: 56
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_6a7.tdf
    Info (12023): Found entity 1: cntr_6a7 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_6a7.tdf Line: 25
Info (12128): Elaborating entity "cntr_6a7" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo|cntr_6a7:usedw_counter" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/a_dpfifo_6o31.tdf Line: 57
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_q9b.tdf
    Info (12023): Found entity 1: cntr_q9b File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_q9b.tdf Line: 25
Info (12128): Elaborating entity "cntr_q9b" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_transmit:transmit_fifo|scfifo:scfifo_component|scfifo_vh31:auto_generated|a_dpfifo_6o31:dpfifo|cntr_q9b:wr_ptr" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/a_dpfifo_6o31.tdf Line: 58
Info (12128): Elaborating entity "fifo_receive" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/sio_handler.vhdl Line: 423
Info (12128): Elaborating entity "scfifo" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/fifo_receive.vhd Line: 97
Info (12130): Elaborated megafunction instantiation "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/fifo_receive.vhd Line: 97
Info (12133): Instantiated megafunction "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component" with the following parameter: File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/fifo_receive.vhd Line: 97
    Info (12134): Parameter "add_ram_output_register" = "OFF"
    Info (12134): Parameter "intended_device_family" = "Cyclone III"
    Info (12134): Parameter "lpm_numwords" = "256"
    Info (12134): Parameter "lpm_showahead" = "ON"
    Info (12134): Parameter "lpm_type" = "scfifo"
    Info (12134): Parameter "lpm_width" = "15"
    Info (12134): Parameter "lpm_widthu" = "8"
    Info (12134): Parameter "overflow_checking" = "ON"
    Info (12134): Parameter "underflow_checking" = "ON"
    Info (12134): Parameter "use_eab" = "ON"
Info (12021): Found 1 design units, including 1 entities, in source file db/scfifo_dj31.tdf
    Info (12023): Found entity 1: scfifo_dj31 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/scfifo_dj31.tdf Line: 24
Info (12128): Elaborating entity "scfifo_dj31" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component|scfifo_dj31:auto_generated" File: /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/scfifo.tdf Line: 299
Info (12021): Found 1 design units, including 1 entities, in source file db/a_dpfifo_kp31.tdf
    Info (12023): Found entity 1: a_dpfifo_kp31 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/a_dpfifo_kp31.tdf Line: 32
Info (12128): Elaborating entity "a_dpfifo_kp31" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component|scfifo_dj31:auto_generated|a_dpfifo_kp31:dpfifo" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/scfifo_dj31.tdf Line: 36
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_8tb1.tdf
    Info (12023): Found entity 1: altsyncram_8tb1 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_8tb1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_8tb1" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|sio_handler:simple_uart_inst|fifo_receive:receive_fifo|scfifo:scfifo_component|scfifo_dj31:auto_generated|a_dpfifo_kp31:dpfifo|altsyncram_8tb1:FIFOram" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/a_dpfifo_kp31.tdf Line: 45
Info (12128): Elaborating entity "generic_ram_infer" for hierarchy "zpucore:zpu|generic_ram_infer:ram_31_24" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpucore.vhd Line: 255
Info (12128): Elaborating entity "zpu_rom" for hierarchy "zpu_rom:zpu_rom1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 870
Info (12128): Elaborating entity "altsyncram" for hierarchy "zpu_rom:zpu_rom1|altsyncram:altsyncram_component" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/zpu_rom.vhd Line: 85
Info (12130): Elaborated megafunction instantiation "zpu_rom:zpu_rom1|altsyncram:altsyncram_component" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/zpu_rom.vhd Line: 85
Info (12133): Instantiated megafunction "zpu_rom:zpu_rom1|altsyncram:altsyncram_component" with the following parameter: File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/zpu_rom.vhd Line: 85
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "zpu_rom.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone III"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "8192"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "widthad_a" = "13"
    Info (12134): Parameter "width_a" = "32"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_a7a1.tdf
    Info (12023): Found entity 1: altsyncram_a7a1 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_a7a1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_a7a1" for hierarchy "zpu_rom:zpu_rom1|altsyncram:altsyncram_component|altsyncram_a7a1:auto_generated" File: /home/markw/intelFPGA_lite/18.0/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Warning (113028): 2391 out of 8192 addresses are uninitialized. The Quartus Prime software will initialize them to "0". There are 1 warnings found, and 1 warnings are reported. File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/zpu_rom.mif Line: 1
    Warning (113027): Addresses ranging from 5801 to 8191 are not initialized File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/zpu_rom.mif Line: 1
Info (12128): Elaborating entity "scandoubler" for hierarchy "scandoubler:scandoubler1" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 895
Info (12128): Elaborating entity "scandouble_ram_infer" for hierarchy "scandoubler:scandoubler1|scandouble_ram_infer:linea" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/scandoubler.vhdl Line: 172
Info (12128): Elaborating entity "delay_line" for hierarchy "scandoubler:scandoubler1|delay_line:hsync_delay" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/scandoubler.vhdl Line: 234
Info (12128): Elaborating entity "gtia_palette" for hierarchy "scandoubler:scandoubler1|gtia_palette:palette4" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/scandoubler.vhdl Line: 289
Info (12128): Elaborating entity "enable_divider" for hierarchy "enable_divider:my10khz" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 958
Info (12128): Elaborating entity "enable_divider" for hierarchy "enable_divider:my10hz" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 969
Info (12128): Elaborating entity "chameleon_1mhz" for hierarchy "chameleon_1mhz:my1Mhz" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 1008
Info (12128): Elaborating entity "chameleon_1khz" for hierarchy "chameleon_1khz:my1Khz" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 1018
Info (12128): Elaborating entity "chameleon_cdtv_remote" for hierarchy "chameleon_cdtv_remote:myIr" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 1028
Info (12128): Elaborating entity "chameleon2_io" for hierarchy "chameleon2_io:chameleon_io_inst" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 1067
Warning (10036): Verilog HDL or VHDL warning at chameleon2_io_a.vhd(84): object "docking_irq" assigned a value but never read File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon2_io_a.vhd Line: 84
Info (12128): Elaborating entity "chameleon_phi_clock" for hierarchy "chameleon2_io:chameleon_io_inst|chameleon_phi_clock:phiInstance" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon2_io_a.vhd Line: 111
Info (12128): Elaborating entity "chameleon_docking_station" for hierarchy "chameleon2_io:chameleon_io_inst|chameleon_docking_station:\genDockingStation:myDockingStation" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon2_io_a.vhd Line: 138
Info (12128): Elaborating entity "chameleon_c64_joykeyb" for hierarchy "chameleon2_io:chameleon_io_inst|chameleon_c64_joykeyb:\c64_joykeyb_gen:c64_joykeyb_blk:c64_joykeyb_inst" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon2_io_a.vhd Line: 239
Warning (10027): Verilog HDL or VHDL warning at the chameleon_c64_joykeyb.vhd(181): index expression is not wide enough to address all of the elements in the array File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_c64_joykeyb.vhd Line: 181
Warning (10027): Verilog HDL or VHDL warning at the chameleon_c64_joykeyb.vhd(182): index expression is not wide enough to address all of the elements in the array File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_c64_joykeyb.vhd Line: 182
Info (12128): Elaborating entity "chameleon2_io_shiftreg" for hierarchy "chameleon2_io_shiftreg:io_shiftreg_inst" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 1155
Info (12128): Elaborating entity "chameleon_usb" for hierarchy "chameleon_usb:usb" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 1173
Info (12128): Elaborating entity "gen_usart" for hierarchy "chameleon_usb:usb|gen_usart:myUsart" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/chameleon_usb.vhd Line: 134
Info (286030): Timing-Driven Synthesis is running
Info (19000): Inferred 11 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram_31_24|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram23_16|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram_15_8|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram_7_0|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 7
        Info (286033): Parameter NUMWORDS_A set to 128
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "scandoubler:scandoubler1|scandouble_ram_infer:lineb|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 11
        Info (286033): Parameter NUMWORDS_A set to 1825
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter READ_DURING_WRITE_MODE_PORT_A set to OLD_DATA
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "scandoubler:scandoubler1|scandouble_ram_infer:linea|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 11
        Info (286033): Parameter NUMWORDS_A set to 1825
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter READ_DURING_WRITE_MODE_PORT_A set to OLD_DATA
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 192
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276031): Inferred altsyncram megafunction from the following design logic: "scandoubler:scandoubler1|gtia_palette:palette4|Mux4_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 30
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to atari800core.atari800core_chameleon0.rtl.mif
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "scandoubler:scandoubler1|delay_line:hsync_delay|shift_reg_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 128
        Info (286033): Parameter WIDTH set to 1
    Info (276034): Inferred altshift_taps megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|shift_reg_rtl_0"
        Info (286033): Parameter NUMBER_OF_TAPS set to 1
        Info (286033): Parameter TAP_DISTANCE set to 3
        Info (286033): Parameter WIDTH set to 64
Info (278001): Inferred 2 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Mult0" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_core.vhd Line: 796
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|Mult0" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/mult_infer.vhdl Line: 13
Info (12130): Elaborated megafunction instantiation "zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0"
Info (12133): Instantiated megafunction "zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "SINGLE_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "1024"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_bg41.tdf
    Info (12023): Found entity 1: altsyncram_bg41 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_bg41.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|FreezerLogic:freezer|generic_ram_infer:freezer_bram|altsyncram:ram_block_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "SINGLE_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "7"
    Info (12134): Parameter "NUMWORDS_A" = "128"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_ld41.tdf
    Info (12023): Found entity 1: altsyncram_ld41 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_ld41.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0"
Info (12133): Instantiated megafunction "scandoubler:scandoubler1|scandouble_ram_infer:lineb|altsyncram:ram_block_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "SINGLE_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "11"
    Info (12134): Parameter "NUMWORDS_A" = "1825"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "READ_DURING_WRITE_MODE_PORT_A" = "OLD_DATA"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_4f81.tdf
    Info (12023): Found entity 1: altsyncram_4f81 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_4f81.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1|altsyncram:ram_block_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|generic_ram_infer:reg_file1|altsyncram:ram_block_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "SINGLE_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "192"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_nd41.tdf
    Info (12023): Found entity 1: altsyncram_nd41 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_nd41.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "scandoubler:scandoubler1|gtia_palette:palette4|altsyncram:Mux4_rtl_0"
Info (12133): Instantiated megafunction "scandoubler:scandoubler1|gtia_palette:palette4|altsyncram:Mux4_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "30"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "atari800core.atari800core_chameleon0.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_ab11.tdf
    Info (12023): Found entity 1: altsyncram_ab11 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_ab11.tdf Line: 27
Info (12130): Elaborated megafunction instantiation "scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0"
Info (12133): Instantiated megafunction "scandoubler:scandoubler1|delay_line:hsync_delay|altshift_taps:shift_reg_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "128"
    Info (12134): Parameter "WIDTH" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_plm.tdf
    Info (12023): Found entity 1: shift_taps_plm File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/shift_taps_plm.tdf Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_35b1.tdf
    Info (12023): Found entity 1: altsyncram_35b1 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_35b1.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_asf.tdf
    Info (12023): Found entity 1: cntr_asf File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_asf.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_mgc.tdf
    Info (12023): Found entity 1: cmpr_mgc File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cmpr_mgc.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_0ch.tdf
    Info (12023): Found entity 1: cntr_0ch File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_0ch.tdf Line: 25
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay|altshift_taps:shift_reg_rtl_0" with the following parameter:
    Info (12134): Parameter "NUMBER_OF_TAPS" = "1"
    Info (12134): Parameter "TAP_DISTANCE" = "3"
    Info (12134): Parameter "WIDTH" = "64"
Info (12021): Found 1 design units, including 1 entities, in source file db/shift_taps_n5n.tdf
    Info (12023): Found entity 1: shift_taps_n5n File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/shift_taps_n5n.tdf Line: 30
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_0961.tdf
    Info (12023): Found entity 1: altsyncram_0961 File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/altsyncram_0961.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_r3e.tdf
    Info (12023): Found entity 1: add_sub_r3e File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/add_sub_r3e.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_vof.tdf
    Info (12023): Found entity 1: cntr_vof File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_vof.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_hgc.tdf
    Info (12023): Found entity 1: cmpr_hgc File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cmpr_hgc.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_i8h.tdf
    Info (12023): Found entity 1: cntr_i8h File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/cntr_i8h.tdf Line: 25
Info (12130): Elaborated megafunction instantiation "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_core.vhd Line: 796
Info (12133): Instantiated megafunction "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0" with the following parameter: File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_core.vhd Line: 796
    Info (12134): Parameter "LPM_WIDTHA" = "32"
    Info (12134): Parameter "LPM_WIDTHB" = "32"
    Info (12134): Parameter "LPM_WIDTHP" = "64"
    Info (12134): Parameter "LPM_WIDTHR" = "64"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_0dt.tdf
    Info (12023): Found entity 1: mult_0dt File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/mult_0dt.tdf Line: 30
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/mult_infer.vhdl Line: 13
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer_mux:pokey_mixer_both|pokey_mixer:shared_pokey_mixer|mult_infer:linterp_mult|lpm_mult:Mult0" with the following parameter: File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/mult_infer.vhdl Line: 13
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "6"
    Info (12134): Parameter "LPM_WIDTHP" = "22"
    Info (12134): Parameter "LPM_WIDTHR" = "22"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "SIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_a4t.tdf
    Info (12023): Found entity 1: mult_a4t File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/mult_a4t.tdf Line: 28
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following DSP element node(s):
        Warning (14320): Synthesized away node "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0|mult_0dt:auto_generated|mac_mult7" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/mult_0dt.tdf Line: 66
        Warning (14320): Synthesized away node "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0|mult_0dt:auto_generated|mac_out8" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/db/mult_0dt.tdf Line: 90
Warning (12241): 2 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (13014): Ignored 70 buffer(s)
    Info (13019): Ignored 70 SOFT buffer(s)
Warning (13050): Open-drain buffer(s) that do not directly drive top-level pin(s) are removed
    Warning (13051): Converted the fanout from the open-drain buffer "zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master0|sda" to the node "zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master0|process_1" into a wire File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/i2c_master.vhd Line: 50
    Warning (13051): Converted the fanout from the open-drain buffer "zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master1|sda" to the node "zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master1|process_1" into a wire File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/i2c_master.vhd Line: 50
    Warning (13051): Converted the fanout from the open-drain buffer "zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master1|scl" to the node "zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master1|stretch" into a wire File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/i2c_master.vhd Line: 51
    Warning (13051): Converted the fanout from the open-drain buffer "zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master0|scl" to the node "zpucore:zpu|zpu_config_regs:config_regs|i2c_master:i2c_master0|stretch" into a wire File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/components/i2c_master.vhd Line: 51
Info (13000): Registers with preset signals will power-up high File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/common/zpu/zpu_config_regs.vhdl Line: 234
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "ps2iec_sel" is stuck at GND File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 35
    Warning (13410): Pin "iec_clk_out" is stuck at GND File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 42
    Warning (13410): Pin "iec_srq_out" is stuck at GND File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 43
    Warning (13410): Pin "iec_atn_out" is stuck at GND File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 44
    Warning (13410): Pin "iec_dat_out" is stuck at GND File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 45
    Warning (13410): Pin "rtc_cs" is stuck at GND File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 49
    Warning (13410): Pin "clock_ior" is stuck at VCC File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 58
    Warning (13410): Pin "clock_iow" is stuck at VCC File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 59
    Warning (13410): Pin "dma_out" is stuck at VCC File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 67
    Warning (13410): Pin "game_out" is stuck at VCC File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 68
    Warning (13410): Pin "exrom_out" is stuck at GND File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 69
    Warning (13410): Pin "irq_out" is stuck at GND File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 72
    Warning (13410): Pin "nmi_out" is stuck at GND File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 74
    Warning (13410): Pin "sa_dir" is stuck at VCC File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 79
    Warning (13410): Pin "ram_a[12]" is stuck at GND File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 96
Info (17049): 217 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 9 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "usart_cts" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 28
    Warning (15610): No output dependent on input pin "freeze_btn" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 29
    Warning (15610): No output dependent on input pin "iec_present" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 33
    Warning (15610): No output dependent on input pin "ps2iec[0]" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 36
    Warning (15610): No output dependent on input pin "ps2iec[1]" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 36
    Warning (15610): No output dependent on input pin "reset_in" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 62
    Warning (15610): No output dependent on input pin "irq_in" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 71
    Warning (15610): No output dependent on input pin "nmi_in" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 73
    Warning (15610): No output dependent on input pin "rw_in" File: /home/markw/fpga/svn/repo/trunk_20191111_patch/atari_800xl/chameleon2/build_PAL/atari800core_chameleon.vhd Line: 76
Info (21057): Implemented 13953 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 25 input pins
    Info (21059): Implemented 67 output pins
    Info (21060): Implemented 40 bidirectional pins
    Info (21061): Implemented 13598 logic cells
    Info (21064): Implemented 214 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 8 DSP elements
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 113 warnings
    Info: Peak virtual memory: 1286 megabytes
    Info: Processing ended: Mon Jun  1 09:55:55 2020
    Info: Elapsed time: 00:00:57
    Info: Total CPU time (on all processors): 00:01:09


