-- Copyright (C) 2025 Altera Corporation. All rights reserved. -- Your use of Altera Corporation's design tools, logic functions -- and other software and tools, and any partner logic -- functions, and any output files from any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Altera Program License -- Subscription Agreement, the Altera Quartus Prime License Agreement, -- the Altera IP License Agreement, or other applicable license -- agreement, including, without limitation, that your use is for -- the sole purpose of programming logic devices manufactured by -- Altera and sold by Altera or its authorized distributors. Please -- refer to the Altera Software License Subscription Agreements -- on the Quartus Prime software download page. -- -- This is a Quartus Prime output file. It is for reporting purposes only, and is -- not intended for use as a Quartus Prime input file. This file cannot be used -- to make Quartus Prime pin assignments - for instructions on how to make pin -- assignments, please see Quartus Prime help. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- NC : No Connect. This pin has no internal connection to the device. -- DNU : Do Not Use. This pin MUST NOT be connected. -- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.2V). -- VCCIO : Dedicated power pin, which MUST be connected to VCC -- of its bank. -- Bank 1A: 3.3V -- Bank 1B: 3.3V -- Bank 2: 3.3V -- Bank 3: 3.3V -- Bank 5: 3.3V -- Bank 6: 3.3V -- Bank 8: 3.3V -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. -- It can also be used to report unused dedicated pins. The connection -- on the board for unused dedicated pins depends on whether this will -- be used in a future design. One example is device migration. When -- using device migration, refer to the device pin-tables. If it is a -- GND pin in the pin table or if it will not be used in a future design -- for another purpose the it MUST be connected to GND. If it is an unused -- dedicated pin, then it can be connected to a valid signal on the board -- (low, high, or toggling) if that signal is required for a different -- revision of the design. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. -- This pin should be connected to GND. It may also be connected to a -- valid signal on the board (low, high, or toggling) if that signal -- is required for a different revision of the design. -- GND* : Unused I/O pin. Connect each pin marked GND* directly to GND -- or leave it unconnected. -- RESERVED : Unused I/O pin, which MUST be left unconnected. -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board. -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor. -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry. -- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- Pin directions (input, output or bidir) are based on device operating in user mode. --------------------------------------------------------------------------------- Quartus Prime Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition CHIP "pokeymax" ASSIGNED TO AN: 10M16SCU169C8G Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment ------------------------------------------------------------------------------------------------------------- GND : A1 : gnd : : : : D[5] : A2 : bidir : 3.3-V LVTTL : : 8 : Y D[7] : A3 : bidir : 3.3-V LVTTL : : 8 : Y D[3] : A4 : bidir : 3.3-V LVTTL : : 8 : Y CS0_N : A5 : input : 3.3-V LVTTL : : 8 : Y A[3] : A6 : input : 3.3-V LVTTL : : 8 : Y SID : A7 : input : 3.3 V Schmitt Trigger : : 8 : Y ACLK : A8 : output : 3.3-V LVTTL : : 8 : Y SOD : A9 : output : 3.3-V LVTTL : : 8 : Y D[0] : A10 : bidir : 3.3-V LVTTL : : 8 : Y D[2] : A11 : bidir : 3.3-V LVTTL : : 8 : Y EXT[1] : A12 : bidir : 3.3-V LVTTL : : 6 : Y GND : A13 : gnd : : : : D[4] : B1 : bidir : 3.3-V LVTTL : : 1A : Y D[6] : B2 : bidir : 3.3-V LVTTL : : 8 : Y PHI2 : B3 : input : 3.3-V LVTTL : : 8 : Y IRQ : B4 : bidir : 3.3-V LVTTL : : 8 : Y W_N : B5 : input : 3.3-V LVTTL : : 8 : Y CS1 : B6 : input : 3.3-V LVTTL : : 8 : Y BCLK : B7 : bidir : 3.3 V Schmitt Trigger : : 8 : Y GND : B8 : gnd : : : : RESERVED_INPUT_WITH_WEAK_PULLUP : B9 : : : : 8 : D[1] : B10 : bidir : 3.3-V LVTTL : : 8 : Y A[0] : B11 : input : 3.3-V LVTTL : : 6 : Y A[1] : B12 : input : 3.3-V LVTTL : : 6 : Y EXT[2] : B13 : bidir : 3.3-V LVTTL : : 6 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : C1 : : : : 1A : RESERVED_INPUT_WITH_WEAK_PULLUP : C2 : : : : 1A : GND : C3 : gnd : : : : ~ALTERA_nSTATUS~ / RESERVED_INPUT : C4 : input : 3.3 V Schmitt Trigger : : 8 : N ~ALTERA_CONF_DONE~ / RESERVED_INPUT : C5 : input : 3.3 V Schmitt Trigger : : 8 : N VCCIO8 : C6 : power : : 3.3V : 8 : VCCIO8 : C7 : power : : 3.3V : 8 : VCCIO8 : C8 : power : : 3.3V : 8 : RESERVED_INPUT_WITH_WEAK_PULLUP : C9 : : : : 8 : RESERVED_INPUT_WITH_WEAK_PULLUP : C10 : : : : 8 : AUD[1] : C11 : output : 3.3-V LVTTL : : 6 : Y AUD[2] : C12 : output : 3.3-V LVTTL : : 6 : Y A[2] : C13 : input : 3.3-V LVTTL : : 6 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : D1 : : : : 1A : GND : D2 : gnd : : : : VCCA3 : D3 : power : : 3.0V/3.3V : : VCCA3 : D4 : power : : 3.0V/3.3V : : GND : D5 : gnd : : : : RESERVED_INPUT_WITH_WEAK_PULLUP : D6 : : : : 8 : RESERVED_INPUT_WITH_WEAK_PULLUP : D7 : : : : 8 : RESERVED_INPUT_WITH_WEAK_PULLUP : D8 : : : : 8 : RESERVED_INPUT_WITH_WEAK_PULLUP : D9 : : : : 6 : VCCA2 : D10 : power : : 3.0V/3.3V : : AUD[3] : D11 : output : 3.3-V LVTTL : : 6 : Y AUD[4] : D12 : output : 3.3-V LVTTL : : 6 : Y EXT[3] : D13 : bidir : 3.3-V LVTTL : : 6 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : E1 : : : : 1A : GND : E2 : gnd : : : : RESERVED_INPUT_WITH_WEAK_PULLUP : E3 : : : : 1A : RESERVED_INPUT_WITH_WEAK_PULLUP : E4 : : : : 1A : RESERVED_INPUT_WITH_WEAK_PULLUP : E5 : : : : 1B : RESERVED_INPUT_WITH_WEAK_PULLUP : E6 : : : : 8 : ~ALTERA_nCONFIG~ / RESERVED_INPUT : E7 : input : 3.3 V Schmitt Trigger : : 8 : N RESERVED_INPUT_WITH_WEAK_PULLUP : E8 : : : : 8 : RESERVED_INPUT_WITH_WEAK_PULLUP : E9 : : : : 6 : RESERVED_INPUT_WITH_WEAK_PULLUP : E10 : : : : 6 : GND : E11 : gnd : : : : RESERVED_INPUT_WITH_WEAK_PULLUP : E12 : : : : 6 : RESERVED_INPUT_WITH_WEAK_PULLUP : E13 : : : : 6 : RESERVED_INPUT_WITH_WEAK_PULLUP : F1 : : : : 1A : VCCIO1A : F2 : power : : 3.3V : 1A : GND : F3 : gnd : : : : KR2 : F4 : input : 3.3-V LVTTL : : 1B : N ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP : F5 : input : 3.3 V Schmitt Trigger : : 1B : N ~ALTERA_TDO~ : F6 : output : 3.3-V LVTTL : : 1B : N VCC_ONE : F7 : power : : 3.0V/3.3V : : RESERVED_INPUT_WITH_WEAK_PULLUP : F8 : : : : 6 : RESERVED_INPUT_WITH_WEAK_PULLUP : F9 : : : : 6 : RESERVED_INPUT_WITH_WEAK_PULLUP : F10 : : : : 6 : VCCIO6 : F11 : power : : 3.3V : 6 : RESERVED_INPUT_WITH_WEAK_PULLUP : F12 : : : : 6 : RESERVED_INPUT_WITH_WEAK_PULLUP : F13 : : : : 6 : ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP : G1 : input : 3.3 V Schmitt Trigger : : 1B : N ~ALTERA_TCK~ / RESERVED_INPUT : G2 : input : 3.3 V Schmitt Trigger : : 1B : N VCCIO1B : G3 : power : : 3.3V : 1B : KR1 : G4 : input : 3.3-V LVTTL : : 1B : N RESERVED_INPUT_WITH_WEAK_PULLUP : G5 : : : : 2 : VCC_ONE : G6 : power : : 3.0V/3.3V : : GND : G7 : gnd : : : : VCC_ONE : G8 : power : : 3.0V/3.3V : : CLK_SLOW : G9 : input : 3.3-V LVTTL : : 6 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : G10 : : : : 6 : VCCIO6 : G11 : power : : 3.3V : 6 : ADC_RX_P : G12 : input : 3.3-V LVTTL : : 5 : N RESERVED_INPUT_WITH_WEAK_PULLUP : G13 : : : : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : H1 : : : : 1B : RESERVED_INPUT_WITH_WEAK_PULLUP : H2 : : : : 1B : RESERVED_INPUT_WITH_WEAK_PULLUP : H3 : : : : 1B : CLK1 : H4 : input : 3.3-V LVTTL : : 2 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : H5 : : : : 2 : CLK0 : H6 : input : 3.3-V LVTTL : : 2 : Y VCC_ONE : H7 : power : : 3.0V/3.3V : : CLK_OUT : H8 : output : 3.3-V LVTTL : : 5 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : H9 : : : : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : H10 : : : : 5 : VCCIO5 : H11 : power : : 3.3V : 5 : GND : H12 : gnd : : : : RESERVED_INPUT_WITH_WEAK_PULLUP : H13 : : : : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : J1 : : : : 2 : RESERVED_INPUT_WITH_WEAK_PULLUP : J2 : : : : 2 : VCCIO2 : J3 : power : : 3.3V : 2 : GND : J4 : gnd : : : : RESERVED_INPUT_WITH_WEAK_PULLUP : J5 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : J6 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : J7 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : J8 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : J9 : : : : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : J10 : : : : 5 : VCCIO5 : J11 : power : : 3.3V : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : J12 : : : : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : J13 : : : : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : K1 : : : : 2 : RESERVED_INPUT_WITH_WEAK_PULLUP : K2 : : : : 2 : VCCIO2 : K3 : power : : 3.3V : 2 : VCCA1 : K4 : power : : 3.0V/3.3V : : RESERVED_INPUT_WITH_WEAK_PULLUP : K5 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : K6 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : K7 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : K8 : : : : 3 : VCCA4 : K9 : power : : 3.0V/3.3V : : RESERVED_INPUT_WITH_WEAK_PULLUP : K10 : : : : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : K11 : : : : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : K12 : : : : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : K13 : : : : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : L1 : : : : 2 : RESERVED_INPUT_WITH_WEAK_PULLUP : L2 : : : : 2 : RESERVED_INPUT_WITH_WEAK_PULLUP : L3 : : : : 2 : RESERVED_INPUT_WITH_WEAK_PULLUP : L4 : : : : 3 : ADC_TX_P : L5 : output : 3.3-V LVTTL : : 3 : N VCCIO3 : L6 : power : : 3.3V : 3 : VCCIO3 : L7 : power : : 3.3V : 3 : VCCIO3 : L8 : power : : 3.3V : 3 : GND : L9 : gnd : : : : RESERVED_INPUT_WITH_WEAK_PULLUP : L10 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : L11 : : : : 3 : RESERVED_INPUT_WITH_WEAK_PULLUP : L12 : : : : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : L13 : : : : 5 : RESERVED_INPUT_WITH_WEAK_PULLUP : M1 : : : : 2 : POTRESET_N : M2 : output : 3.3-V LVTTL : : 2 : Y IOX_RST : M3 : output : 3.3-V LVTTL : : 2 : Y IOX_SDA : M4 : bidir : 3.3-V LVTTL : : 3 : Y IOX_SCL : M5 : bidir : 3.3-V LVTTL : : 3 : Y GND : M6 : gnd : : : : IOX_INT : M7 : input : 3.3-V LVTTL : : 3 : Y RESERVED_INPUT_WITH_WEAK_PULLUP : M8 : : : : 3 : EXT[4] : M9 : bidir : 3.3-V LVTTL : : 3 : Y EXT[5] : M10 : bidir : 3.3-V LVTTL : : 3 : Y EXT[7] : M11 : bidir : 3.3-V LVTTL : : 3 : Y EXT[9] : M12 : bidir : 3.3-V LVTTL : : 3 : Y EXT[11] : M13 : bidir : 3.3-V LVTTL : : 3 : Y GND : N1 : gnd : : : : PADDLE[5] : N2 : input : 3.3-V LVTTL : : 2 : Y PADDLE[1] : N3 : input : 3.3-V LVTTL : : 2 : Y PADDLE[4] : N4 : input : 3.3-V LVTTL : : 3 : Y PADDLE[7] : N5 : input : 3.3-V LVTTL : : 3 : Y PADDLE[6] : N6 : input : 3.3-V LVTTL : : 3 : Y PADDLE[0] : N7 : input : 3.3-V LVTTL : : 3 : Y PADDLE[3] : N8 : input : 3.3-V LVTTL : : 3 : Y PADDLE[2] : N9 : input : 3.3-V LVTTL : : 3 : Y EXT[6] : N10 : bidir : 3.3-V LVTTL : : 3 : Y EXT[8] : N11 : bidir : 3.3-V LVTTL : : 3 : Y EXT[10] : N12 : bidir : 3.3-V LVTTL : : 3 : Y GND : N13 : gnd : : : :